加速Xilinx FPGAs设计进程并优化PCB layout 设计
科通2012 Cadence & Xilinx Workshop圆满结束

发布时间：2012-04-28 阅读量：1145 来源: 我爱方案网作者:

新闻事件：
    * “科通2012 Cadence & Xilinx Workshop”活动圆满结束
事件影响：
    * 帮助工程师深刻了解FSP和Allegro
    * 节省工程师设计时间
    * 减少PCB设计层数

由科通举办的“科通2012 Cadence & Xilinx Workshop”深圳站、北京站活动已圆满结束。此次活动吸引了众多深圳、北京PCB、FPGA领域设计工程师参与，大家与Cadence原厂技术专家及科通Cadence、Xilinx产线FAE针对“加速Xilinx FPGAs的设计进程并同时优化PCB layout 设计”这一课题进行了深入地探论。

随着集成化程度的提高，印制板设计中FPGA引脚数量越来越多，设计难度越来越大，同时设计者为了成本考虑不想在PCB上加层又不想增加整个设计时间，Cadence FPGA设计平台正是为了应对如此挑战。科通举办此次深圳、北京两地巡回Workshop活动就是为了帮助工程师更深刻地了解FSP和Allegro结合Xilinx平台在短时间内正确无误的完成设计，以便工程师在日后开发设计过程中能节省更多设计时间又可减少PCB设计层数。

此次活动采取Workshop形式，活动现场科通提供了全套操作软件及设备，并向与会者赠发Cadence相关软件的说明书供参考，Cadence、Xilinx 技术专家现场演示与答疑等互动环节也受到了参与工程师的大力追捧，使每位参与活动的工程师更深入地了解及实践Cadence软件的操作特性。

近期，科通集团将推出更多Cadence、Xilinx及其他代理产线活动，相关信息请关注科通集团网站“新闻中心”板块及科通新浪官方微博.

相关资讯

美国半导体关税政策即将落地全球产业链面临重构风险

当地时间7月8日，美国商务部长霍华德·卢特尼克宣布，关于半导体进口关税税率的最终决定将于7月末或8月1日正式公布。他在白宫简报会上援引特朗普总统的立场称：“未在美建厂的企业将面临高额税率，但已投资建厂者可能获得1-2年缓冲期，此后税率将大幅提升。”

国产EDA巨头华大九天终止收购芯和半导体百亿级整合计划搁浅

2025年7月9日晚，国内电子设计自动化（EDA）龙头企业华大九天（301269.SZ）发布重大公告，宣布终止通过发行股份及支付现金方式收购芯和半导体科技（上海）股份有限公司100%股权的交易方案，同步终止的还包括配套募资计划。这场备受业界关注的国产EDA整合在推进三个月后戛然而止。

三星晶圆代工战略转向：押注2nm制程冲刺70%良率，争夺AI芯片市场

据韩国媒体Business Korea报道，三星晶圆代工部门在3nm制程遭遇技术瓶颈后，已将战略重心全面转向2nm工艺研发。管理层最新决策显示，公司将集中资源在2024年底前将2nm良率提升至70%，以此争夺高端AI芯片订单。这一目标被视为扭转代工业务亏损的关键举措，当前该部门季度亏损已达数万亿韩元。

攻克0.6V/6A供电挑战：深度解析意法DCP0606Y车规降压芯方案

随着汽车智能化、电动化浪潮席卷全球，车载电子系统对电源管理芯片提出了前所未有的严苛要求：更小的体积以适应紧凑空间、更高的能效以降低能耗与热管理负担、更优异的可靠性以保障行车安全。意法半导体(STMicroelectronics)推出的DCP0606Y车规级同步降压DC-DC转换器，正是为满足这些核心挑战而生，为工程师提供了在高压迫环境下构建紧凑、高效、可靠的电源解决方案的理想选择。

韩国EUV掩模本土化迈关键一步 S&S Tech接近获三星认证

韩国半导体材料国产化进程迎来重要突破。据行业消息，本土掩模制造商S&S Tech自主研发的极紫外（EUV）光刻用空白掩模版已进入三星电子最终认证阶段。三星正于实际制程环境中测试其样品，重点检测内部缺陷水平，最终质量评估预计将于2024年下半年完成。

加速Xilinx FPGAs设计进程并优化PCB layout 设计 科通2012 Cadence & Xilinx Workshop圆满结束

加速Xilinx FPGAs设计进程并优化PCB layout 设计
科通2012 Cadence & Xilinx Workshop圆满结束