发布时间：2013-07-9 阅读量：666 来源: 我爱方案网 作者:
2013年7月9日，全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 今天宣布，设计服务公司创意电子（GUC）使用Cadence Encounter数字实现系统（EDI）和Cadence光刻物理分析器成功完成20纳米系统级芯片（SoC）测试芯片流片。双方工程师通过紧密合作，运用Cadence解决方案克服实施和可制造性设计（DFM）验证挑战，并最终完成设计。
在开发过程中，创意电子使用Cadence Encounter解决方案用于支持20纳米布局布线流程所有的复杂步骤，包括双图形库的制备、布局、时钟树综合、保持固定、布线和布线后优化。创意公司还使用Cadence Litho Physical Analyzer （ 光刻物理分析器）用于DFM验证，将20纳米工艺变化的不确定性变成可预见影响从而有助于缩短设计周期。
“我们选择Cadence作为这项开发的合作伙伴是由于Cadence在高级节点方面具有被证实的经验，” 创意电子设计方法部总监曾凯文先生表示。“台积电工艺20纳米SoC测试芯片的成功流片是双方紧密合作和Cadence Encounter与DFM解决方案高性能表现的直接成果。”
“随着客户转向20纳米，他们正面临新的挑战，例如双成形和工艺变化等都大大增加了风险，”Cadence Silicon Realization集团研发高级副总裁徐季平博士表示。“Cadence已在实施和DFM验证工具方面解决了这些高级节点的挑战。公司正与合作伙伴紧密协作来验证这些新流程以降低风险，使其更容易让客户胸有成竹转向20纳米制程节点。
关于Cadence
Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，以服务于全球电子产业。
Teledyne e2v最新推出的三款航天级工业CMOS传感器（Ruby 1.3M USVEmerald Gen2 12M USVEmerald 67M USV），分辨率覆盖130万至6700万像素，均通过Delta空间认证及辐射测试。这些传感器在法国格勒诺布尔和西班牙塞维利亚设计制造，专为极端太空环境优化，适用于地球观测卫星恒星敏感器宇航服摄像机及深空探测设备。产品提供U1（类欧空局ESCC9020标准）和U3（NASA Class 3）两种航天级筛选流程，并附辐射测试报告与批次认证。
英特尔下一代桌面处理器Nova Lake-S（代号）的完整规格于2025年6月密集曝光，其颠覆性的核心设计接口变革及平台升级，标志着x86桌面平台进入超多核时代。本文将结合最新泄露的SKU清单与技术细节，系统性解析该架构的革新意义。
根据最新行业信息及供应链消息，高通2024年芯片战略路线图逐渐清晰。除下半年旗舰平台Snapdragon 8 Gen 2 Elite（代号SM8850）外，公司还将布局定位精准的次旗舰产品线——Snapdragon 8s Gen 5（代号SM8845），通过架构复用策略实现性能与成本的动态平衡，进一步完善中高端安卓终端市场布局。
据供应链最新消息，三星电子原定于2025年下半年启动的430层堆叠V10 NAND闪存大规模量产计划面临延期。行业内部评估显示，该项目预计推迟至2026年上半年方能落地，技术实现难度市场需求波动及设备投资压力构成核心制约因素。
Littelfuse推出的KSC PF系列密封轻触开关专为严苛环境设计，采用表面贴装技术（SMT），尺寸紧凑（6.2×6.2×5.2 mm），具备IP67级防护（完全防尘、1米水深浸泡30分钟不进水），并通过延伸式防护框设计优化灌封工艺。灌封是将PCB元件封装在树脂中以抵御腐蚀、振动和热冲击的关键工艺。传统开关因扁平防护框限制树脂覆盖深度，而KSC PF的延伸结构允许更深的灌封层，提升对PCB整体元件的保护，同时支持鸥翼式或J形弯脚端子选项，适用于工业自动化、医疗设备、新能源汽车等高可靠性领域。
