【导读】Xilinx行业首款20nm ASIC级可编程架构UltraScale FPGA是一种划时代的革命性架构，它到底与传统FPGA有何不同？特别是与28nm Virtex-7 FPGA有哪些不同与突破？本文收集了14个常见问题和Xilinx专家的答复。
1. 赛灵思将在2013年7月10日宣布推出什么产品？
答：赛灵思宣布20nm两项新的行业第一，延续28nm工艺节点上一系列业界创新优势：赛灵思宣布开始投片半导体行业首款20nm器件以及投片PLD行业首款20nm All Programmable器件。赛灵思新的20nm器件采用了行业首款ASIC级可编程架构——UltraScale架构。
2. 赛灵思提出的在28nm工艺上“领先一代”指的是什么意思？
答：对于28nm工艺，赛灵思并不是简单地将传统FPGA移植到新的工艺节点上，而是设计出了大量FPGA创新技术并率先推出了业界首款商用All Programmable 3D IC与SoC。这代器件产品已被数百家用户的终端应用所采用。赛灵思在突破性技术的推出与客户推广方面一直领先于竞争对手多年，并因此而受益。
3. 赛灵思提出的“继续领先一代”是指什么？
答：凭借UltraScale架构的推出，我们将继续保持在28nm工艺上多年领先竞争对手的优势。通过结合台积电的尖端技术并与Vivado设计套件实现协同优化，赛灵思的UltraScale架构可以提供1.5倍至2倍的系统级性能和集成度。
4. 什么是UltraScale架构？
答：UltraScale架构在完全可编程架构中应用尖端的ASIC技术，能从20nm平面FET扩展至16nm 鳍式FET甚至更先进的技术，并可从单芯片电路扩展为3D IC。UltraScale架构不仅可以解决系统总吞吐量扩展和时延方面的局限性，而且还能直接突破高级节点上的头号系统性能瓶颈，即互连问题。
5. ASIC级UltraScale架构能为赛灵思FPGA、3D IC和SoC带来哪些优势？
答：该架构在布线、类似ASIC的时钟分布、增加CLB逻辑、控制集功能以及关键路径优化方面具有明显的优势。这些增强功能可以满足客户更高性能设计在海量数据流、I/O带宽以及实时数据包、 DSP和图像处理等方面的要求。UltraScale架构创新技术与Vivado设计套件结合使用，将在不降低性能的前提下实现90%以上的器件利用率。首批Kintex和Virtex UltraScale器件的推出将进一步扩展赛灵思的All Programmable产品系列。
6. UltraScale架构的目标应用是什么？
答：基于UltraScale架构的FPGA将支持新一代智能系统，满足其新的高性能架构要求，这些应用包括：
• 带智能包处理和流量管理功能的400G OTN
• 带智能波束形成功能的4X4混合模式LTE和WCDMA无线电
• 带智能图像增强与识别功能的4K2K和8K显示屏
• 用于智能监视与侦查(ISR)的最高性能系统
• 数据中心使用的高性能计算应用
• 赛灵思网站Xilinx.com上列出的其它应用
7. UltraScale器件如何对已有的赛灵思产品组合进行补充？
答：7系列和Zynq-7000 All Programmable系列在系统性能、能效和成本效率方面都占据行业领先地位。对于很多应用来说，赛灵思28nm产品在未来数年内都将成为客户的最佳解决方案。为了支持更快更智能网络以及智能视觉和智能设备不断增长的大趋势， 将会涌现出一批需要海量数据流的应用，而且其所要求的性能只有通过赛灵思UltraScale架构才能实现。
8. 与Vivado设计套件进行协同优化的好处是什么？
答：在引领28nm技术的四年中，赛灵思开发出了全新一代设计环境与工具套件，即Vivado设计套件。在20nm和16nm工艺技术方面，赛灵思继续将FPGA、SoC和3D IC与新一代Vivado设计套件实现协同优化。设计人员通过工具、器件和IP的同步构建与优化，可在挖掘芯片最大价值和性能的同时缩短设计与实现流程。
9. UltraScale架构如何应对海量数据流挑战？
答：UltraScale架构通过解决时钟歪斜、大量总线布局以及系统功耗管理等相基础问题，实现极高的新一代系统速率，有效应对海量数据流挑战。凭借UltraScale类似于ASIC的多区域时钟功能，设计人员可以将系统级时钟放置在最佳位置（几乎可以是芯片上的任何位置），使系统级时钟歪斜大幅降低达50%。
•
UltraScale新一代互连架构与Vivado软件工具进行了协同优化，在可编程逻辑布线方面取得了真正的突破发。赛灵思将精力重点放在了解和满足新一代应用对于海量数据流、多Gb智能包处理、多Tb吞吐量以及低时延方面的要求。通过分析我们得出一个结论，那就是在这些数据速率下，互连问题已成为影响系统性能的头号瓶颈。UltraScale布线架构从根本上完全消除了布线拥塞问题。结论很简单：只要设计合适，布局布线就没有问题。
每代All Programmable逻辑器件系列都能显著降低系统级功耗，UltraScale架构正是建立在这一传统优势之上。低功耗半导体工艺以及通过芯片与软件技术实现的宽范围静态与动态电源门控，可将系统总功耗降低至赛灵思行业领先的7系列FPGA（业界最低功耗的All Programmable器件）的一半。
10. 赛灵思的堆叠硅片互连技术（SSIT）带给UltraScale 3D IC的附加优势是什么？
答：Virtex UltraScale和Kintex UltraScale系列产品中的连接功能资源数量以及第二代FPGA与3D IC架构中的芯片间带宽都实现了阶梯式增长。布线与带宽以及最新3D IC宽存储器优化接口容量的大幅增加，能确保新一代应用以极高的器件利用率实现目标性能。
11. 何时推出基于UltraScale架构的FPGA？
答：支持UltraScale架构FPGA的Vivado设计套件早期评估beta版已于2013年1季度向客户发布。首批UltraScale器件将于2013年4季度推出。
12. 16nm产品何时推出？
答：随着台积电加快开发进度，计划将于2013年晚些时候提供16nm FinFET测试芯片，并在2014年推出首批产品。
13. 为什么赛灵思使用 “UltraScale”，而不是沿用8系列命名规则？
答：UltraScale架构代表了PLD行业的转折点。采用新工艺节点制造的产品将延伸赛灵思的整体产品系列。对于PLD市场，系列编号的增加过去常常代表要向下一个技术节点迁移。UltraScale架构跨越多个技术节点。基于UltraScale架构的器件与7系列器件将会并存。
14. Artix、Kintex和Virtex产品名称会受到怎样的影响？
答：FPGA系列的名称将继续在UltraScale或以后的技术中沿用。Artix-7、Kintex-7和Virtex-7 FPGA系列的命名会保持不变。对于20nm和16nm工艺，相应的器件命名方式为Kintex UltraScale和Virtex UltraScale。
相关阅读：
Xilinx行业首个ASIC级可编程架构20nm FPGA开始投片
Xilinx业界首款20nm ASIC级All Programmable架构详解
