芯原推出针对LTE/LTE-A基带处理的ZSP G4 DSP核

发布时间:2013-07-11 阅读量:982 来源: 我爱方案网 作者:

【导读】自1999年开始量产发货以来,含有ZSP DSP内核的芯片出货量已接近10亿片。众多通信芯片供应商已采用ZSP内核开发TD-LTE基带,MTK的TD-SCDMA基带也采用了ZSP内核,全球最大的HSPA+/EDGE供应商三年来一直在采用ZSP内核。。。

ZSP DSP内核多年来已被无线通信、多媒体及语音市场证明是一个成功的架构,自从1999年开始量产发货以来,已有超过250个基于ZSP G1、G2和G3架构的半导体器件上市,迄今累计销售量已接近10亿片。

很多大公司已在采用ZSP DSP内核开发TD-LTE、TD-SCDMA和HSPA+/EDGE基带,如相关TD-LTE基带已在上海世博会上成功演示,MTK和联芯的TD-SCDMA基带也采用了ZSP内核,其它的重要客户包括:中兴、华为、大唐、创毅视讯、重邮信科和SEQUANS。

随着LTE/4G市场的强劲增长,以及多媒体LTE平台和基础设施需要更多种类的LTE芯片,ZSP内核拥有者和开发者芯原股份有限公司(芯原)最近宣布推出第四代ZSP架构(ZSP G4)和ZSP G4家族的第一个成员ZSP981数字信号处理器(DSP)核。

除了与上一代架构兼容,ZSP G4架构还引入了矢量计算能力,并提供更高带宽的接口和更多的执行资源。芯原CEO兼总裁戴伟民说:“相较于第三代ZSP核,与无线通信技术专家合力开发的ZSP981在满足移动设备所需的低功耗的同时,将性能提升了17倍。ZSP981为通信基带开发者提供了优秀的可编程信号处理能力以支持含LTE-Advanced(LTE-A)、802.11ac等在内的新兴无线通信技术。”
 
ZSP G4架构下的IP核组合涵盖从4-issue、4-MAC标量核到6-issue、260-MAC矢量核的宽泛范围,不同核之间的主要区别在于性能、功耗和所占硅片面积的大小。ZSP G4为不断演进的目标应用提供所必需的灵活性和可扩展性。用户可轻松地从ZSP G4系列中挑选出一款最能满足其目标平台对功耗、性能、硅片面积和灵活性需求的DSP核。

此外,用户还可以通过增强后的Z.Turbo接口来定制化指令以运行其特定的硬件。ZSP G4系列内核完美适用于多模移动终端、家庭基站、智能电网、M2M以及移动基础设施等。

芯原技术市场及应用工程高级总监汪洋说:“ZSP G2(如ZSP400/500)主要针对TD-SCDMA基带而开发,ZSP G3(如ZSP800/880)主要针对高清音频市场而开发,但目前市面上也有人用它来开发LTE基带。ZSP G4专门针对LTE/LTE-A基带处理而开发,可与G2和G3 ZSP内核保持代码兼容性。”
 
作为ZSP G4系列的第一款产品,ZSP981是一个完全可综合的、具备6-issue超标量体系架构的DSP核。在1.2 GHz频率下,单个ZSP981每秒钟可以运行820亿个乘累加运算。基于面向可共享存储单元的宽位、高速接口和面向硬件加速器的增强Z.Turbo协处理器端口,ZSP981可以使系统设计人员的系统设计实现软件和硬件的完美平衡。ZSP981的子系统还包括一个功耗管理模块、一个多核通讯模块,以及一个多通道直接内存访问(DMA)模块,可极大地简化系统级集成与开发。

“纯软件定义无线电(SDR)方法为移动设备带来功耗的挑战,终端系统开发者正寻求性能和功耗的最优平衡,芯原的ZSP981 DSP核正好可以满足设计者的这一需求。”芯原董事长兼总裁戴伟民博士表示,“基于ZSP G4架构,我们构建了一个自适应的、可扩展的无线平台,以帮助移动通讯SoC供应商在最短的时间内打造出最佳的解决方案。”
 
由集成开发环境(IDE)、编译器、汇编器、优化器、连接器、调试器、模拟器和性能分析工具组成的全功能、易用的工具套件ZViewTM现可支持ZSP981架构。ZViewTM增强了若干重要新产品的性能,包括矢量化C编译器及其他的优化工具来加速软件开发。
 
芯原还同期推出针对ZSP981而优化的一系列无线信号处理函数库,以帮助用户节省产品上市时间。芯原已在亚洲移动通信博览会上演示了通过ZSP981完成LTE-A物理层处理以实时传输播放高清视频流。
 
芯原是一家集成电路(IC)设计代工公司,为广泛的电子设备和系统如智能手机,平板电脑,高清电视(HDTV),机顶盒,家庭网关,网络以及数据中心等提供定制化半导体解决方案和系统级芯片(SoC)的一站式设计服务。

芯原的技术解决方案包括基于可授权的ZSP(数字信号处理器核)的高清音频、无线和语音平台,Hantro高清视频平台,面向语音、手势和触摸界面的混合信号自然用户界面(NUI)平台,以及面向如智能能源和智能卡等应用的物联网平台。

芯原的一站式半导体定制服务所涵盖的内容包括:针对一系列工艺制程节点(含28nm和FD-SOI等先进工艺节点)的技术解决方案和增值的混合信号IP组合,以及为片上系统(SoC)和系统级封装(SiP)所提供的产品设计及工程服务。芯原基于平台的SoC设计解决方案可以缩短设计周期、提高产品质量和降低风险。

芯原成立于2002年,其公司总部分别位于中国上海和美国圣克拉拉,目前在全球已有超过400名员工。芯原在中国、美国和芬兰共设有5个设计研发中心,并在全球共设有9个销售和客户支持办事处。
相关资讯
Teledyne推出三款航天级CMOS传感器:攻克太空成像可靠性难题

Teledyne e2v最新推出的三款航天级工业CMOS传感器(Ruby 1.3M USVEmerald Gen2 12M USVEmerald 67M USV),分辨率覆盖130万至6700万像素,均通过Delta空间认证及辐射测试。这些传感器在法国格勒诺布尔和西班牙塞维利亚设计制造,专为极端太空环境优化,适用于地球观测卫星恒星敏感器宇航服摄像机及深空探测设备。产品提供U1(类欧空局ESCC9020标准)和U3(NASA Class 3)两种航天级筛选流程,并附辐射测试报告与批次认证。

英特尔Nova Lake桌面处理器解析:52核异构设计颠覆性能格局

英特尔下一代桌面处理器Nova Lake-S(代号)的完整规格于2025年6月密集曝光,其颠覆性的核心设计接口变革及平台升级,标志着x86桌面平台进入超多核时代。本文将结合最新泄露的SKU清单与技术细节,系统性解析该架构的革新意义。

高通双芯战略落地:骁龙8s Gen5携台积电N3P制程卡位中高端市场

根据最新行业信息及供应链消息,高通2024年芯片战略路线图逐渐清晰。除下半年旗舰平台Snapdragon 8 Gen 2 Elite(代号SM8850)外,公司还将布局定位精准的次旗舰产品线——Snapdragon 8s Gen 5(代号SM8845),通过架构复用策略实现性能与成本的动态平衡,进一步完善中高端安卓终端市场布局。

三星430层V10 NAND量产推迟至2026年,技术瓶颈与成本压力成主因

据供应链最新消息,三星电子原定于2025年下半年启动的430层堆叠V10 NAND闪存大规模量产计划面临延期。行业内部评估显示,该项目预计推迟至2026年上半年方能落地,技术实现难度市场需求波动及设备投资压力构成核心制约因素。

Littelfuse KSC PF系列密封轻触开关:灌封友好型开关时代来临

Littelfuse推出的KSC PF系列密封轻触开关专为严苛环境设计,采用表面贴装技术(SMT),尺寸紧凑(6.2×6.2×5.2 mm),具备IP67级防护(完全防尘、1米水深浸泡30分钟不进水),并通过延伸式防护框设计优化灌封工艺。灌封是将PCB元件封装在树脂中以抵御腐蚀、振动和热冲击的关键工艺。传统开关因扁平防护框限制树脂覆盖深度,而KSC PF的延伸结构允许更深的灌封层,提升对PCB整体元件的保护,同时支持鸥翼式或J形弯脚端子选项,适用于工业自动化、医疗设备、新能源汽车等高可靠性领域。