【导读】医疗设备系统设计人员面对诸多问题，系统问题包括减小体积、增加功能性和延长可植入人体设备电池的寿命，同时通过最佳的安全性、可靠性和功效来确保安全。通过减小设备体积，利用FPGA器件进行设计，不仅可以降低功耗，还可将产品应用于更广泛的空间。
小型化对于医疗设备日益重要，同时设计人员必须提供更好的功能性、电池寿命和安全性，而这需要最佳的安全性、可靠性和功效。最新的FPGA技术结合了超低 功率芯片设计和先进的封装技术，有助于显着减小器件体积。与替代方法相比，可将更多的功能性放入更小的空间中，同时提升功效。选择flash-based FPGA技术，能够同时降低致命的安全漏洞的风险，同时可为用于放射治疗环境的设备提供SEU免疫能力。
医疗设备小型化方法：
小型化已经成为生命关键性设备比如植入性心脏复律除颤器(ICD)和心率管理(CRM)产品的主要增长推动力。
方法一： 确保用于改进医疗设备功能性的射频(RF)技术消耗极低的功率，因而可以使用较小的电池。
图1所示为来自Given Imaging Ltd 的Pillcam无线内窥镜成像胶囊就应用了这种技术。该产品采用了来自美高森美公司的定制RF收发器，通过使得胶囊功率低于7.5mW，同时在8小时工作过程中每秒传播最多14个图像，可以减小电池体积。
图1：Pillcam无线内窥镜成像胶囊
使用chip-on-board组件、chip-on-chip，以及最近先进的2-D和3-D封装等高空间效率半导体封装技术
这些封装技术可将心率管理(CRM)设备的整体电路空间减小多达80%。而最有效的技术之一就是堆叠芯片(stacked-die)方法，减小互连长度和电阻，同时提高了良率。芯片堆叠(Die stacking)可让设计人员在小体积中组合多种晶圆处理技术，同时改进测试接入。薄型互连封装堆栈(Thin Interconnected Package Stack, TIPS)项目在下一代堆叠芯片解决方案方面取得了很大的进步，这个项目是由纳米电子研究机构IMEC R&D与企业和社会组织合作投资的，TIPS项目提供了减小器件高度和其它尺寸同时具备单模块之优势的封装方法。
使设备小型化
FPGA-based解决方案非常适合在较小的封装体积中加入更多的功能性，满足必需具有小外形尺寸的设备的要求。同时它们提供了可让用户升级设计的附加优势，因而能够支持新的标准或提供更多的功能性。
FPGA器件还有助于降低功耗，例如，便携式医疗设备中的液晶显示(LCD)面板所消耗的功率占据应用设备功率预算的一半。解决方法就是进行系统设计，从而尽可能将LCD和控制逻辑置于功率节省模式，极大地减少电池的消耗。这种使用FPGA的方法是非常简单，但是由于现货ASSP产品的设计并未考虑医疗市场的要求，所以难以采用现货ASSP产品来实施。
今天基于快闪技术的FPGA器件还提供了重要的内置安全特性，以确保仅有合法的升级才能实施，还要考虑其它重要的安全问题。
现今的医疗设备处于偷窃、伪造、售后市场篡改和过度建造的风险之中，转包商制造了超过设备订单的数量，因此可以销售剩余的设备。这些风险中的每一项都会给医疗设备市场带来严重的后果。试想象以下这样的情景：错误的软件下载到胰岛素泵中，或伪造部件用于设计中，任何一种情况都有可能引起胰岛素泵提供不准确的剂量，给病患带来严重的伤害。
保护医疗设备避免篡改需要硬件和软件两个方面的检查，否则消费者可能在索赔之前恢复工厂设置，而且没有办法来检测攻击。电脑黑客有可能修改服务和基础设备的功能性，进一步妨碍攻击检测、响应和实施对策。
更高的安全性
使用反熔丝和flash- based FPGA器件是很重要的，因为与SRAM-based FPGA相比，它们非常难以进行反向工程，一旦编程后，flash-based FPGA在芯片内保留所有编程信息。由于编程单元是非易失性的，因此可以在上电循环之间保持状态。这与SRAM-based FPGA形成对照，SRAM-based FPGA必需在上电时重新载入配置数据，将编程位流暴露予潜在的黑客。黑客截取flash-based FPGA位流的唯一方法是从用于现场设备升级的配置文件中获取。然而，这可以通过在FPGA器件中进行加密来防止，并且使用快闪存储器来永久性存储所有的加密密匙和设置。
用于放射治疗环境之设备的设计人员必需确保设备对危险的SEU事件免疫，当高能粒子或离子冲击N-P结耗散区时就会发生SEU事件。从femtocoloumb到picocoloumb的电荷在这个区域聚集，造成电压和电流瞬变。使用SRAM-based FPGA，所获得的线性能量传输(linear energy transfer, LET)足以给N-P结供给过多的能量，并引起SEU事件，其形式是存储器组件(SRAM单元、寄存器、闩锁、或触发器)的状态改变(位翻转)。
对于快闪存储器单元，情形则大不相同，快闪是一种非易失性存储结构，包括位于控制栅和下部MOSFET结构之间的浮动栅，封装在良好的电介质中(见图2)，在离子攻击或接近快闪单元耗散区时，它仍然沉积电荷。然而，快闪单元存储位翻转所需的临界电荷量(QCRIT)远远大于SRAM单元，而且用于配置的快闪单元还具有非常稳健的结构。因此，用于FPGA配置的快闪单元具有SEU事件免疫能力。
图2：快闪存储器单元
