应用于通用嵌入式存储器模型的SystemC设计方案

发布时间：2015-01-22 阅读量：779 来源: 我爱方案网作者:

【导读】建立芯片模型是在早期进行芯片架构决策的有效方法,通过建模不仅可以对芯片的性能做出分析,还可以在硬件没有完成之前开发软件,不仅提高了产品成功率,而且缩短了研发周期。随着软硬件复杂度的提高,C/C++语言难以再满足要求。OSCI适时推出了SystemC语言来适应新的需求。

“好消息！2015年新年来临之际，我爱方案网准备了ST开发板、庆科WIFI模块开发套件以及智能硬件研发必备的精密样片，只需填写个人信息与开发计划即有机会获得。更多详情>>>>”

1引言

目前大部分SystemC建模方面的文献是作者对自己所设计芯片整体模型的描述,这种针对特定芯片设计的文献虽然都有参考价值,但是其模型本身借鉴性有限。另一方面,构成SoC硬件的基本组件因为可重用的缘故,其模型设计具有更好的可借鉴性。这方面的研究成果相对较少,而且集中在总线建模方面,也可以看到多核设计方面的建模方法。

除了上述总线、CPU架构外,片内或片外存储器同样是系统关键模块,对系统性能有着至关重要的影响。文献[6]对SystemClick框架做了扩展,从而通过存储器模型能够分析共享存储器对性能的影响。文献[7]针对多通道DRAM做了建模,并且分析了不同的配置和使用情况对性能的影响。这两篇文献都对所设计的模型做了详尽的分析,具有很好的参考价值,但是两者的通用性欠佳。本文提出了一个可配置的通用存储器SystemC模型。

2 SystemC

SystemC可被视作C++硬件建模和仿真的扩展库,特别适合集成电路的建模,但它事实上可以用来描述更多的系统。SystemC通过确定仿真核心(simulationkernel)算法定义了处理并行事件和仿真时间的机制。SystemC还定义了模块、端口、接口、通道等概念来组成一个复杂SoC的连接关系和层次结构。因此,它解决了标准C++语言用于复杂硬件建模时的难题。

3存储器的建模

3.1存储器模型概述

为了能帮助设计人员分析系统性能并选择最合适的存储器构造,存储器模型需要反映出对性能造成影响的关键参数,即带宽、延时和仲裁机制。而这些参数又是由存储器的结构以及其它参数决定的。另一方面,本文希望提出一个通用的存储器模型,因此会有更多的参数用于配置存储器以模拟某种特定类型的存储器特征,比如多端口SRAM。

图1给出了所设计的存储器模型的结构。它包括三个部分:一是模型接口;二是端口及bank可配置的存储器;三是由读写通路及仲裁机制构成的存储器控制器。接口部分采用了事务级建模,而内部模块采用了时钟精准的建模,这样在保证时间精度的同时,方便了接口连接以及提高了仿真速度。

图1可配置存储器模型结构

3.2存储器接口

基于SystemC的存储器模型接口,由SystemC定义的接口基类派生而来。整个存储器模型是一个SystemC模块,由于实现了所定义的存储器模型接口,它成为SystemC概念中的hierarchalchannel。因此,该存储器模型将如同其它SystemC定义的通道,比如FIFO,一样作为基本组件来连接其它的模块从而构造出SoC硬件系统。所设计存储器具有如下所述事务级SystemC接口。

阻塞读接口:该接口用来读取给定地址的给定大小的数据,当数据没有读出时,调用这个接口的模块线程将被堵塞,直到数据读出为止。除了地址和数据,该接口还包含调用者的标志信息。

非阻塞读接口:与阻塞读接口不同的是,如果在调用时读指令不能被接受,则返回失败。否则,不等待数据返回便成功退出。这样调用接口的模块线程可以在等待时间做其它事情。调用者通过监听存储器模型广播的当前读出数据多对应调用者标记来在之后读出数据。

阻塞写接口:该接口用来向存储器给定地址写入给定大小的数据。当指令或写数据不能被存储器模型接收时,调用的线程被堵塞直到接受为止。除了地址和数据,该接口还包含调用者的标志信息。

非阻塞写接口:与阻塞写接口不同的是,当指令或数据不能被接受时,返回失败而不等待。否则返回成功。

复位接口:用于复位存储器模型。

为了不强制要求外部提供存储器模型需要的时钟,存储器模型接口中不包含时钟输入。模型内部有一个专门的时钟产生线程。

3.3存储器实体

存储器模型中的存储器实体可以由多个bank组成,并构成一个子模块。根据bank的数量和种类,该存储器子模块具有不同数量的只读端口、只写端口和读写端口。为了能尽可能模拟不同的存储器类型,存储器子模块可配置参数如表1所示。

表1存储器配置参数

3.4存储器控制器

存储器控制器由指令队列、数据缓存、以及仲裁器构成。这一部分对系统的性能有重要影响。读指令队列和写指令队列用来分别缓存读写指令。当它们写满时,新的读写操作将失败或堵塞。指令队列的数量取决于访问存储器模型的模块有几个优先级。相同优先级的指令会被放到同一个队列。读仲裁器和写仲裁器分别根据队列中的读地址和写地址,读写数据缓存器的状态,以及指令优先级来决定发送哪个指令到哪个端口。而如果读指令和写指令指向了相同的读写端口,读写仲裁器将再一次做出仲裁。这里的每个仲裁器除了上述功能外,具体的仲裁机制以虚函数的形式由具体的实现来决定。在该存储器模型中实现了默认的基于优先级的轮询算法。存储器控制器的配置参数如表2所示。

表2存储器控制器的配置参数

3.5参数配置

存储器模型的众多参数需要在构造函数中配置完成。在运行阶段,不能再更改配置。运行阶段的配置更改将是我们下一步的研究内容,可以用于类似于文献[8]的自演化系统。

相关文章

嵌入式Linux的SOHO路由器电路设计方案

基于研华嵌入式的工控机风力发电应用方案

应用于硅芯片设计低能耗的嵌入式系统设计方案

相关资讯

中国AI产业突破封锁的韧性发展路径及未来展望

在全球科技博弈背景下，美国对华AI芯片出口限制政策持续升级。腾讯总裁刘炽平在2025年第一季度财报会上明确表示，腾讯已具备应对供应链风险的充足储备与技术创新能力，标志着中国AI产业正加速走向自主化发展道路。本文结合产业动态与政策趋势，剖析中国AI产业的战略转型与突破路径。

重塑全球供应链格局：ASM International战略布局应对贸易壁垒

在全球半导体产业链加速重构的背景下，荷兰半导体设备巨头ASM International（以下简称“ASM”）近期通过一系列战略调整引发行业关注。2025年5月15日，该公司宣布将通过转嫁关税成本、加速美国本土化生产及优化全球供应链，应对地缘政治风险与贸易壁垒。面对美国近期加征的“对等关税”政策（涵盖钢铁、汽车等商品，未来可能扩展至半导体领域），ASM展现出显著的供应链韧性：其亚利桑那州工厂即将投产，新加坡基地产能同步扩充三倍，形成“多区域制造网络”以分散风险。与此同时，中国市场成为其增长引擎——2025年中国区销售额或突破预期上限，占比达总营收的20%，凸显其在差异化竞争中的技术优势。这一系列举措不仅反映了半导体设备行业对关税政策的快速响应，更揭示了全球产业链从“效率优先”向“安全韧性”转型的深层逻辑。

国产芯片架构演进之路：从指令集适配到生态重构

在全球半导体产业长期被x86与ARM架构垄断的背景下，国产芯片厂商的生态自主化已成为关乎技术主权与产业安全的核心议题。北京君正集成电路股份有限公司作为中国嵌入式处理器领域的先行者，通过二十余年的技术迭代，探索出一条从指令集适配到生态重构的独特路径——早期依托MIPS架构实现技术积累，逐步向开源开放的RISC-V生态迁移，并创新性采用混合架构设计平衡技术过渡期的生态兼容性。这一转型不仅打破了国产芯片“被动跟随”的固有范式，更在智能安防、工业控制、AIoT等新兴领域实现了从“技术替代”到“生态定义”的跨越。据行业数据显示，其基于RISC-V内核的T系列芯片已占据计算芯片市场80%的份额，成为推动国产架构产业化落地的标杆。本文通过解析北京君正的架构演进逻辑，为国产半导体产业突破生态壁垒提供可复用的方法论。

性能飙升27%！高通骁龙7 Gen4如何改写中端芯片格局？

5月15日，高通技术公司正式推出第四代骁龙7移动平台（骁龙7 Gen 4），以台积电4nm制程打造，性能迎来全方位升级。该平台采用创新的“1+4+3”八核架构，CPU性能较前代提升27%，GPU渲染效率提升30%，并首次支持终端侧运行Stable Diffusion等生成式AI模型，NPU算力增幅达65%。在影像领域，其搭载的三重12bit ISP支持2亿像素拍摄与4K HDR视频录制，配合Wi-Fi 7与XPAN无缝连接技术，重新定义中高端设备的创作边界。荣耀与vivo宣布首发搭载该平台的机型，预计本月上市，标志着生成式AI技术向主流市场加速渗透。

破局高端芯片！小米自研玄戒O1即将发布，性能参数首曝光

5月15日晚间，小米集团CEO雷军通过个人微博账号正式宣布，由旗下半导体设计公司自主研发的玄戒O1手机SoC芯片已完成研发验证，计划于本月下旬面向全球发布。据雷军透露，该芯片将采用业界领先的4nm制程工艺，核心性能指标已接近国际旗舰水平。