总线周期

总线周期

所谓总线周期就是总线周期通常指的是BIU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。EU在执行指令过程中如需要读/写存储器或I/O口中操作数时，由EU向BIU提出申请，BIU响应EU的请求去执行一次对存储单元或I/O端口读或写的操作机器周期，这个机器周期又称总线周期。

1.微处理器是在时钟信号CLK控制下按节拍工作的。8086/8088系统的时钟频率为4.77MHz，每个时钟周期约为200ns。 　　

2.由于存储器和I/O端口是挂接在总线上的，CPU对存贮器和I/O接口的访问，是通过总线实现的。通常把CPU通过总线对微处理器外部（存贮器或I/O接口）进行一次访问所需时间称为一个总线周期。一个总线周期一般包含4个时钟周期，这4个时钟周期分别称4个状态即T1状态、T2状态、T3状态和T4状态，必要时，可在T3、T4间插入一个至数个Tw。 　　

（1）T1状态 ——输出存储器地址或I/O地址。 　　
（2）T2状态 ——输出控制信号。 　　
（3）T3和Tw状态 ——总线操作持续，并检测READY以决定是否延长时序。 　　
（4）T4状态 ——完成数据传送 　

总线周期的简介
　　
8088CPU通过系统总线与存储器或外设端口打交道，每当CPU与存储器或外设端口交换一个字节的数据，称之一个总线周期。
　　
总线周期程序存储器中读取指令，对存储器存取数据，对外设端口读写数据等，都须执行总线周期。

总线周期通常包含4个T状态：T1，T2，T3,T4。所谓一个T状态就是一个时钟周期。它是CPU执行操作的最小时间单位，如8088的时钟频率为5MHz，则一个T状态为200NS。

通常一台计算机是按照如下步骤工作的：首先是由计算机完成的工作编程程序，存到内存某个区域，把指令指针指向该程序起始地址；在命令及其气动进行后，CPU就发出读指令的命令，从指令指针所指的内存单元中读出一条指令，送到指令寄存器，经过指令译码器进行译码分析，发出有关控制信号，一完成指令所规定的操作。然后再制取译码执行，周而复始，知道全部完成程序所赋予的任务。在这类计算机中，取值和执行指令是串行进行的。
　　
但8088中总线接口部件的执行部件在功能上是分开的。每当8088的4个队列字节中，有一个字节或一个以上的字节是空的话，BIU就会自动把指令渠道指令队列中，并意图是这个指令队列充满。每当EU需要执行一条指令时，它会从BIU的指令队列前面去除指令的木的代码，然后用几个时钟周期去执行该指令所规定操作。在执行指令过程中，如果需要和存储器或外设端口打交道，EU就会请求BIU进入总线周期去访问存储器或外设端口。
　
所以在8088中，取值和执行指令字多数情况下是并行进行的，这就大大提高了CPU的工作效率，加快了及其执行速度。但遇到下述两种情况例外：一是程序中遇到传址指令或调用指令时，原先装入指令队列中的字节被自动清除，徐王队列中装入新的程序段指令；另一种情况，当某指令执行过程中，友谊需要频繁的与内存交换信息，造成BIU无空闲从每寸把指令装入指令队列中。只有在这两种情况下，才造成EU要等待BIU取指，但这种情况的出现相对是比较少的。
　　
我们把执行的一条指令需要的时间定义为指令周期。由于8088指令的长度不同，所以，不同指令的指令周期也是不同的。最快的指令器指令周期为两个T状态，最慢的指令如16位数乘除法，器指令周期可达200个T状态左右。读者可能会提出一个问题，既然一条指令的执行包括取指－译码－执行，而我们知道从存储器读起一个字节就需要一个总线周期，那么就是最小的单字节指令读取进来也要一个中线周期，一个总线周期为4个T状态，怎么会出现指令最短执行时间小于4个T状态呢？首先，我们但以下执行速度快的指令，多数是设计值存器对寄存器操作的指令，不存在CPU与存储器或外设端口交换数据的操作，也就不出现总线周期。另外，如上面指出的，8088中取值和执行指令是并行的，执行指令时间可不考虑取指。

基本的总线周期有如下三种：　

1. 存储器读或写总线周期；

2. 外设端口的读或写总线周期；
　　
3. 中断响应总线周期。

基本总线周期举例
　　
下面介绍从存储器读取一个字节操作数这样一个基本总线周期。如下图所示，它有4个T状态组成。若存储器速度较慢时，要在T3之后插入一个或几个等待状态。　　

在T1状态，CPU首先用IO／M信号区分是存储器还是从外设端口读，现在为存储器读，故IO／M为低。其次，要指出所读取的存储单元的地址，8088的20为地址信息从地址线A19~A16，A15~A8，和AD7~AD0上输出，考虑到A19~A16，AD7~AD0为复用线，故须发出地址锁存信息ALE，将这些复用线上的地址信息锁存起来，发出控制信号DT／R，在T2状态，发出读信号RD和数字允许信号DEN，在T3状态，存储单元将数据送到复用线AD7~AD0。在T4状态的前沿，，CPU采样数据总线AD7~AD0。从而获得数据，扫次总线周期结束。
 

上述基本的总线周期是假定系统所用存储器的工作速度较快，完全可以和CPU时序相匹配，若系统所用存储器速度较慢，就要设计一个产生READY信号的电路。该READY信号通过时钟发生器8284传到CPU的READY引线上，CPU在T3状态结束处插入一个或几个等待状态Tw，然后CPU在每个T网的前沿采样READY信号，知道READY变为高电平，则在执行完该T为后，CPU进入T4状态，采样数据，最后结束该总线周器.

总线空闲周期
　　
上面已经指出只有当CPU与存储器或外设端口交换数据，或往指令队列天从指令时，才执行总线周期，否则系统总线周期处在空闲状态，执行空闲周期。空闲周期由一个或几个T1状态组成。

在空闲周期，最高4位地址线上仍驱动上一个总线周期的状态信息。另外，若上一个总线周期为写周期，则在空闲周期，AD7~AD0上任输入上一个机器周期的数据；若上一个总线周期为读周期，则在空闲周期AD7～AD0处于高阻状态。
　　
在空闲周期中，虽然CPU对总线执行空操作，但在CPU内部仍在执行诸如寄存器之间的数据传送等操作。只不过这些操作是由执行部件进行的。