浪涌保护器原理

发布时间:2013-04-26 阅读量:3401 来源: 我爱方案网 作者:

关于浪涌保护器前面给大家介绍过,本文主要给大家介绍浪涌保护器原理,在介绍浪涌保护器原理之前,先给大家介绍浪涌保护器的设计原理,方便各位读者理解浪涌保护器原理。
 
浪涌保护器设计原理
 
在最常见的浪涌保护器中,都有一个称为金属氧化物变阻器的元件,用来转移多余的电压。如下图所示,MOV将火线和地线连接在一起。MOV由三部分组成:中间是一根金属氧化物材料,由两个半导体连接着电源和地线。
 
浪涌保护器原理
上图为:浪涌保护器
 
这些半导体具有随着电压变化而改变的可变电阻。当电压低于某个特定值时,半导体中的电子运动将产生极高的电阻。反之,当电压超过该特定值时,电子运动会发生变化,半导体电阻会大幅降低。如果电压正常,MOV会闲在一旁。而当电压过高时,MOV可以传导大量电流,消除多余的电压。随着多余的电流经MOV转移到地线,火线电压会恢复正常,从而导致MOV的电阻再次迅速增大。按照这种方式,MOV仅转移电涌电流,同时允许标准电流继续为与浪涌保护器连接的设备供电。打个比方说,MOV的作用就类似一个压敏阀门,只有在压力过高时才会打开。
 
另一种常见的浪涌保护装置是气体放电管。这些气体放电管的作用与MOV相同 ——它们将多余的电流从火线转移到地线,通过在两根电线之间使用惰性气体作为导体实现此功能。当电压处于某一特定范围时,该气体的组成决定了它是不良导体。如果电压出现浪涌并超过这一范围,电流的强度将足以使气体电离,从而使气体放电管成为非常良好的导体。它会将电流传导至地线,直到电压恢复正常水平,随后它又会变成不良导体。
 
浪涌保护器原理
 
浪涌保护器是电子设备雷电防护中 不可缺少的一种装置,过去常称为“避雷器”或“过电压保护器”英文简写为SPD.浪涌保护器的作用是把窜入电力线、信号传输线的瞬时过电压限制在设备或系统所能承受的电压范围内,或将强大的雷电流泄流入地,保护被保护的设备或系统不受冲击而损坏。
 
浪涌保护器原理

上图为:浪涌保护器原理图
 
浪涌保护器的类型和结构按不同的用途有所不同,但它至少应包含一个非线性电压限制元件。用于浪涌保护器的基本元器件有:放电间隙、充气放电管、压敏电阻、抑制二极管和扼流线圈等。 
 
浪涌保护器作用
 
雷电放电可能发生在云层之间或云层内部,或云层对地之间;另外许多大容量电气设备的使用带来的内部浪涌,对供电系统(中国低压供电系统标准:AC 50Hz 220/380V)和用电设备的影响以及防雷和防浪涌的保护,已成为人们关注的焦点。
 
云层与地之间的雷击放电,由一次或若干次单独的闪电组成,每次闪电都携带若干幅值很高、持续时间很短的电流。一个典型的雷电放电将包括二次或三次的闪电,每次闪电之间大约相隔二十分之一秒的时间。大多数闪电电流在10,000至100,000安培的范围之间降落,其持续时间一般小于100微秒。
 
供电系统内部由于大容量设备和变频设备等的使用,带来日益严重的内部浪涌问题。我们将其归结为瞬态过电压(TVS)的影响。任何用电设备都存在供电电源电压的允许范围。有时即便是很窄的过电压冲击也会造成设备的电源或全部损坏。瞬态过电压(TVS)破坏作用就是这样。特别是对一些敏感的微电子设备,有时很小的浪涌冲击就可能造成致命的损坏。
 
总结:相信大家都知道浪涌保护器是电子设备防雷中的重要装置,它能保护设备不受冲击,以上文章就是给大家介绍浪涌保护器原理,希望对大家有所帮助,如想了解更多可站内搜索阅读。
 
浏览过本文的人还浏览了:
 
 
 
220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。