发布时间:2020-10-22 阅读量:3879 来源: 我爱方案网 作者: 我爱方案网
在PCB设计时,对PCB上各元件引脚之间的连通关系进行测量并记录。需要先了解未知印刷电路板(PCB)上各元件间的连接关系,最简单的方法是将万用表打到"短路蜂鸣器"档,用两支表笔逐对地测量引脚间连通关系,然后手工记录"引脚对"之间的通/断路状况。

为了得到所有"引脚对"之间连接关系的全集,必须按照组合原则组织被测"引脚对",当PCB上元件数目及引脚数目较多时,需要测量的"引脚对"数目将会十分庞大。显然,若采用人工方法进行这项工作,测量、记录及校对的工作量都将会非常大。而且测量精度较低,众所周知,一般万用表两表笔间的阻性阻抗值高至20欧姆左右时,其蜂鸣器仍会发出响声,表示为通路。
确定印刷电路板所需的尺寸,并按原理图,将各个元器件位置初步确定下来,然后经过不断调整使布局更加合理,印刷电路板中各元件之间的接线安排方式如下:印刷电路中不允许有交叉电路,对于可能交叉的线条,可以用“钻”、“绕”两种办法解决。即,让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去,或从可能交叉的某条引线的一端“绕”过去,在特殊情况下如何电路很复杂,为简化设计也允许用导线跨接,解决交叉电路问题。
电阻、二极管、管状电容器等元件有“立式”,“卧式”两种安装方式。立式指的是元件体垂直于电路板安装、焊接,其优点是节省空间,卧式指的是元件体平行并紧贴于电路板安装,焊接,其优点是元件安装的机械强度较好。这两种不同的安装元件,印刷电路板上的元件孔距是不一样的。同一级电路的接地点应尽量靠近,并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远,否则因两个接地点间的铜箔太长会引起干扰与自激,采用这样“一点接地法”的电路,工作较稳定,不易自激。
总地线必须严格按高频-中频-低频一级级地按弱电到强电的顺序排列原则,切不可随便翻来复去乱接,级与级间宁肯可接线长点,也要遵守这一规定。特别是变频头、再生头、调频头的接地线安排要求更为严格,如有不当就会产生自激以致无法工作。调频头等高频电路常采用大面积包围式地线,以保证有良好的屏蔽效果。强电流引线(公共地线,功放电源引线等)应尽可能宽些,以降低布线电阻及其电压降,可减小寄生耦合而产生的自激。

阻抗高的走线尽量短,阻抗低的走线可长一些,因为阻抗高的走线容易发笛和吸收信号,引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻抗走线,射极跟随器的基极走线、收录机两个声道的地线必须分开,各自成一路,一直到功效末端再合起来,如两路地线连来连去,极易产生串音,使分离度下降。
按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。
为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。
晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。
RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。