静电释放产生特点及阈值电压

发布时间:2020-11-13 阅读量:2109 来源: 我爱方案网 作者: 我爱方案网

ESD是静电释放。静电是一种客观存在的自然现象,产生的方式多种,如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。


图片7.png


在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。


通路关系阈值电压。若以VA作为测量的电压量,理论上当VA=0时应为通路,VA>0时应为断路,且VA的值随两测量通道之间的电阻值的不同而变化。但由于模拟多路开关本身有不可忽略的导通电阻RON,这样,在测量通路形成后,若为通路,VA并不等于0,而是等于RON上的电压降。由于测量的目的只是获知通/断路关系,没有必要去测量VA的具体值,为此只需用电压比较器比较VA是否大于RON上的电压降即可。设置电压比较器的阈值电压等于RON上的电压降,电压比较器的输出就是测量结果,该结果为可直接由微控制器读取的数字量。


阈值电压值的确定。实验发现RON存在着个体差异,并和环境温度也有关系,所以加载的阈值电压需随闭合的模拟开关通道逐一分别进行设置,为此可通过对D/A转换器编程实现。利用图2所示的电路可方便地对阈值数据进行确定,方法为依次闭合开关对Ⅰ-1、Ⅱ-1;Ⅰ-2、Ⅱ-2;……;Ⅰ-N、Ⅱ-N;形成通路回路,每对开关闭合后,向D/A转换器送数,所送的数由小到大递增,并测量此时电压比较器的输出,当电压比较器的输出由1变为0时,此时的数据与VA相对应。这样可测得每个通道通路时的VA,也就是一对开关闭合时RON上的电压降。对于高精度的模拟多路开关而言,其RON的个体差异较小,因此可把系统自动测得的VA的一半近似作为此对开关各自RON上电压降的对应数据,就是在现行温度下各模拟开关的阈值数据。


图片8.png


阈值电压的动态设置。利用上面测量到的阈值数据建一个表。在进行夹内测量时,根据所闭合的两个开关编号从表中取出与之对应的数据,把它们的和送D/A转换器形成阈值电压。对于笔夹测量和笔笔测量由于测量通路仅通过Ⅰ路的模拟开关,所以只需加载一个开关的阈值数据。另外,由于电路本身(D/A转换器、电压比较器等)具有误差,且实际测量时测试夹具与被测引脚间具有接触电阻,因此实际加载的阈值电压应在按照上述方法确定的阈值基础上再加一个修正量,以免把通路错判为断路。但增大的阈值电压会把小阻值电阻淹没,即把两引脚间的小电阻判为通路,因此应根据实际情况合理地选择阈值电压的修正量。通过实验,本探测电路可准确判断两引脚间电阻值大于5欧姆的电阻,其精度明显高于万用表。


相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。