发布时间：2020-12-11 阅读量：1265 来源: 我爱方案网 作者: 我爱方案网
在RF领域，设计人员必须打破成规努力向前看，对于RF 、SOC和SIP，除了要考虑成本和管理的问题，还有一些其它的因素需要考虑。如何利用RF内核的工程设计和分析工具(EDA)去处理测试成本问题。设计人员和测试工程师如何积极配合去创建一个具有成本优势的可测性设计(DFT)架构。如何与测试开发团队合作争取更快的产品上市时间。
数字内核(Core)测试可以使用功能测试或结构测试的方法达到。在SIP中，当有—个物理隔离的晶粒(die)，提供封装的连接并不会降低其访问和控制的独立性，因此并行测试应用并不会影响芯片的设计周期。在SOC芯片出现之前，测试工程师通常被分配给一个芯片并且要求负责实现由设计人员或市场需求定义的所有的测试项目。对于多内核的SOC芯片，通常不期望一个测试工程师具备测试SOC中所有技术(如RF，混合信号，数字信号)的能力，由多个工程师在一起合作测试一个芯片，通过他们不同的测试程序的整合来应用到最后的晶片或封装测试中，这种在测试领域新的组织结构使得ATE能够提供平滑的测试整合。
内置自检测试技术在数字电路的设计和测试中已经使用很多年了，BIST测试的目的是去发现晶体管级的缺陷，在RF芯片上实现BIST的研究，频(ZIF)无线收发器的架构图。整合出现在所有的功能模块，除了功率放大器，双王器和天线，要么是在同一个硅片上或在同一个封装里 ,在这个例子中，BIST在基带上的实现是通过模数和数模转换器之间的回环测试来实现的，传统上，在RF BIST实现之前，BIST技术是首先在基带部分实现的。最后，为了执行RF BIST，基带的DSP用激励信号发给射链路，然后通过测试放大器(TA)和接收链路回到基带信号处理器来进行分析。测试放大器在芯片的正常工作时是关机的，而且，必须考虑到测试放大器损坏带来的影响，在这样的情况下，必须做出决定是丢弃整个DUT，还是选择替代的测试方法重新测试。
增强ESD两种具有不同电势的材料相互接触时，会发生静电放电(ESD，一种过压故障)，储存的静态电荷发生转移，产生火花。ESD火花往往是由于人与周围环境的相互作用产生的。这些意外的火花会改变半导体器件的特性，使其性能下降或彻底损毁。在更换电缆甚至接触到I/O端口时，ESD也会威胁到电子系统。伴随这些日常事件产生的放电，可能会损毁接口IC，进而造成端口无效。此类故障的代价可能非常昂贵—不但增加保修成本，降低产品的品质认知度。
外部ESD二极管和其它分立元件可用于保护数据线。许多IC集成一定程度的ESD保护，IC本身无需更多的外部保护。信号输入/输出(I/O)上的电压尖峰被箝位到VCC或GND，以保护内部电路。ESD保护IC，这些器件的I/O引脚可承受标准规定的ESD冲击，所有引脚均采用ESD保护架构，在处理和组装期间提供静电放电保护。其发送器输出和接收器输入提供高达±20kV ESD保护功能。这些收发器不但不会被低于其额定值的ESD尖峰损坏，而且在静电冲击后无需断电或重启即可继续正常工作。
推荐阅读：
在任何数字电子系统中，时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致，其核心均在于通过优化布线以降低杂散电容、确保频率精度，并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同，分为温度补偿晶振（TCXO）、压控晶振（VCXO）、恒温晶振（OCXO）。
为了在性能与功耗之间取得最佳平衡，需要根据具体应用场景，对基准时钟进行相应的分频、倍频或转换处理，从而为各模块提供适宜的时钟信号。此时，分频技术就成为连接晶振基准频率与系统需求的关键，通过数字电路将晶振原始频率按固定比例降低，输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路，其核心功能是提供精准、稳定的时间信息（包括秒、分、时、日、月、周、年），并能在主电源断电后依靠备用电池继续保持计时，从而确保时间持续不间断。
