发布时间：2020-12-16 阅读量：1842 来源: 我爱方案网 作者: 我爱方案网
数字馈通是指DAC数字控制信号变化时，在DAC输出端产生的噪声。DAC输出端的馈通是串行时钟信号噪声的结果。动态范围动态范围定义为器件本底噪声至其规定最大输出电平之间的范围，通常以dB表示。ADC的动态范围为ADC能够分辨的信号幅值范围；如果ADC的动态范围为60dB，则其可分辨的信号幅值为x至1000x。
对于通信应用，信号强度变化范围非常大，动态范围非常重要。如果信号太大，则会造成ADC输入过量程；如果信号太小，则会被淹没在转换器的量化噪声中。有效位数(ENOB)ENOB表示一个ADC在特定输入频率和采样率下的动态性能。理想ADC的误差仅包含量化噪声。当输入频率升高时，总体噪声(尤其是失真分量)也增大，因此降低ENOB和SINAD失真比。满幅、正弦输入波形的ENOB由下式计算：
加载-感应输出一种测量技术，在电路的远端点加载电压(或电流)，然后测量(检测)产生的电流(或电压)。例如，带有集成输出放大器的DAC有时就包含加载-感应输出。输出放大器可提供反相输入用于外部连接，反馈通路必须通过外部形成闭环。全功率带宽(FPBW)ADC工作时施加的模拟输入信号等于或接近转换器的规定满幅电压。然后将输入频率提高到某个频率，使数字转换结果的幅值降低3dB。该输入频率即为全功率带宽。满幅(FS)误差满幅误差为触发跳变至满幅编码的实际值与理想模拟满幅跳变值之差。满幅误差等于“失调误差+增益误差”。
写地址通道，当主机驱动有效的地址和控制信号时，主机可以断言AWVALID，一旦断言，需要保持AWVALID的断言状态，直到时钟上升沿采样到从机的AWREADY。AWREADY默认值可高可低，推荐为高（如果为低，一次传输至少需要两个周期，一个用来断言AWVALID，一个用来断言AWREADY）；当AWREADY为高时，从机必须能够接受提供给它的有效地址。写数据通道在写突发传输过程中，主机只能在它提供有效的写数据时断言WVALID，一旦断言，需要保持断言状态，知道时钟上升沿采样到从机的WREADY。
WREADY默认值可以为高，这要求从机总能够在单个周期内接受写数据。主机在驱动最后一次写突发传输是需要断言WLAST信号。写响应通道，从机只能它在驱动有效的写响应时断言BVALID，一旦断言需要保持，直到时钟上升沿采样到主机的BREADY信号。当主机总能在一个周期内接受写响应信号时，可以将BREADY的默认值设为高。
读地址通道，当主机驱动有效的地址和控制信号时，主机可以断言ARVALID，一旦断言，需要保持ARVALID的断言状态，直到时钟上升沿采样到从机的ARREADY。ARREADY默认值可高可低，推荐为高（如果为低，一次传输至少需要两个周期，一个用来断言ARVALID，一个用来断言ARREADY）；当ARREADY为高时，从机必须能够接受提供给它的有效地址。读数据通道，只有当从机驱动有效的读数据时从机才可以断言RVALID，一旦断言需要保持直到时钟上升沿采样到主机的BREADY。BREADY默认值可以为高，此时需要主机任何时候一旦开始读传输就能立马接受读数据。当最后一次突发读传输时，从机需要断言RLAST。
推荐阅读：
在任何数字电子系统中，时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致，其核心均在于通过优化布线以降低杂散电容、确保频率精度，并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同，分为温度补偿晶振（TCXO）、压控晶振（VCXO）、恒温晶振（OCXO）。
为了在性能与功耗之间取得最佳平衡，需要根据具体应用场景，对基准时钟进行相应的分频、倍频或转换处理，从而为各模块提供适宜的时钟信号。此时，分频技术就成为连接晶振基准频率与系统需求的关键，通过数字电路将晶振原始频率按固定比例降低，输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路，其核心功能是提供精准、稳定的时间信息（包括秒、分、时、日、月、周、年），并能在主电源断电后依靠备用电池继续保持计时，从而确保时间持续不间断。
