电路电磁兼容问题和继电检测

发布时间:2020-12-30 阅读量:1662 来源: 我爱方案网 作者: 我爱方案网

在大多数情况下,电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁兼容性的程度。选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为是否能实现电磁兼容性往往是由远离基频的元件响应特性来决定的。


image.png

 

许多情况下,电路装配又决定着带外响应(例如引线长度)和不同电路元件之间互相耦合的程度。电子线路的电磁兼容性设计应该考虑哪些问题。在高频时,和引线型电容器相比,应优先进用引线电感小的穿心电容器或支座电容器来滤波。在必须使用引线式电容时,应考虑引线电感对滤波效率的影响。铝电解电容器可能发生几微秒的暂时性介质击穿,因而在纹波很大或有瞬变电压的电路里,应该使用固体电容器。使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。

 

大电感寄生电容大,为了提高低频部分的插损,不要使用单节滤波器,而应该使用若干小电感组成的多节滤波器。使用磁芯电感要注意饱和特性,特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损。尽量使用屏蔽的继电器并使屏蔽壳体接地。选用有效地屏蔽、隔离的输入变压器。用于敏感电路的电源变压器应该有静电屏蔽,屏蔽壳体和变压器壳体都应接地。设备内部的互连信号线必须使用屏蔽线,以防它们之间的骚扰耦合。为使每个屏蔽体都与各自的插针相连,应选用插针足够多的插头座。

 

集成电路驱动继电器。1~7是信号输入(IN),10~16是输出信号(OUT),8和9是集成电路电源。当集成电路输入端为高电平时,对应的输出口输出低电平,继电器线圈通电,继电器触点吸合;当集成电路输入端为低电平时,继电器线圈断电,继电器触点断开;在集成电路内部已集成起反向续流作用的二极管,因此可直接用它驱动继电器。

 

判断集成电路好坏的方法非常简单,用万用表直流档分别测量其输入和输出端电压,如果输入端1~7是低电平(0V),输出端10~16必然是高电平(12V);反之,如果输入端1~7是高电平(5V),输出端10~16必然是低电平(0V);否则,驱动器已坏。测试条件:待机;开机。测试方法:将万用表调至20V直流档,负表笔接电控板地线(稳压块散热片),正表笔分别轻触集成电路各脚。


image.png

 

三相稳压器实际就是把三个稳压单元用”Y”形接法联接在一起。再用控制电路板和电机驱动系统来控制调压变压器,达到稳定输出电压的功能。由于电网电压的波动性比较大,而这些波动是会严重的影响用电设备的正常运行和使用寿命的,也会影产品的质量,尤其是对于机械、科研、数控机械等自动化成度较高的企、事业影响更大。稳压器有效地解决调压间歇振荡补偿稳压干扰的不足。稳压器减少了电气元器件的频繁波动,造成供电系统不必要的波动。从而有效的延长了设备的使用寿命。


相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。