布设运算放大器PCB的正确姿势

发布时间:2021-05-6 阅读量:1712 来源: 发布人: Viva

在电路设计过程中,应用工程师往往会忽视印刷电路板(PCB)的布局。通常遇到的问题是,电路的原理图是正确的,但并不起作用,或仅以低性能运行。

在本篇文章中,牛人工程师将跟大家介绍如何正确地布设运算放大器的电路板以确保其功能、性能和稳健性。

事件重现

工程师与自己的实习生利用增益为2V/V、负荷为10k、电源电压为+/-15V的非反相配置OPA191运算放大器进行设计。图1所示为该设计的原理图。

 

 image.png

图1 采用非反相配置的OPA191原理图

 

工程师指派实习生为该设计布设电路板,同时为他做了PCB布设方面的一般指导(即尽可能缩短电路板的走线路径,同时将组件保持紧密排布,以减小电路板空间),然后让他自行设计。
 
设计过程到底有多难?其实就是几个电阻器和电容器罢了,不是吗?
 
图2所示为实习生首次尝试设计的布局。红线为电路板顶层的路径,而蓝线为底层的路径。


image.png

图2 首次布局尝试方案

 

当时意识到电路板布局并不像自己想象的那样直观,工程师觉得应该为实习生做一些更详细的指导。实习生在设计时完全遵从了他的建议,缩短了走线路径,并将各部件紧密地排布在一起。但这种布局还可以进一步改善,从而减小电路板寄生阻抗并优化其性能。
 
他们所做的首项改进是将电阻R1和R2移至OPA191的倒相引脚(引脚2)旁;这样有助于减小倒相引脚的杂散电容。
 
运算放大器的倒相引脚是一个高阻抗节点,因此灵敏度较高。较长的走线路径可以作为电线,让高频噪音耦合进信号链。倒相引脚上的PCB电容会引发稳定性问题。因此,倒相引脚上的接点应该越小越好。
 
将R1和R2移至引脚2旁,可以让负荷电阻器R3旋转180度,从而使去耦电容器C1更贴近OPA191的正电源引脚(引脚7)。让去耦电容器尽可能贴近电源引脚,这一点极其重要。如果去耦电容器与电源引脚之间的走线路径较长,会增大电源引脚的电感,从而降低性能。
 
他们所做的另一项改进在于第二个去耦电容器C2。不应将VCC与C2的导孔连接放在电容器和电源引脚之间,而应布设在供电电压必须通过电容器进入器件电源引脚的位置。
 
图3显示了移动每个部件和导孔从而改善布局的方法。


image.png

图3 改进布局的各部件位置


可以加宽走线路径,以减小电感,即相当于走线路径所连接的焊盘尺寸。还可以灌流电路板顶层和底层的接地层,从而为返回电流创造一个坚实的低阻抗路径。

 

图4所示为终布局。

 

image.png

图4 终布局

 

经验总结

当布设印刷电路板时,务必遵循以下布设惯例:

1、尽量缩短倒相引脚的连接;
2、让去耦电容器尽量靠近电源引脚;
3、如果使用了多个去耦电容器,将的去耦电容器放在离电源引脚近的位置;
4、不要将导孔置于去耦电容和电源引脚之间;
5、尽可能扩宽走线路径;
6、不要让走线路径上出现90度的角;
7、灌流至少一个坚实的接地层;
8、不要为了用丝印层来标示部件而舍弃良好的布局。


220x90
相关资讯
晶振启动时间影响因素解析与优化方向

​晶振的启动时间,通常是指其通电后进入稳定振荡状态所需的时间。若启动时间过长,可从以下五个常见的影响因素方面进行优化。

解析RTC实时时钟芯片的工作原理

RTC(Real-Time Clock,实时时钟)芯片作为一种独立的专用计时器件,其核心功能包括提供稳定的日历时钟、在主电源断电后持续运行、支持定时中断以及输出高精度时间戳,为各类嵌入式系统提供可靠的时间基准。

无源晶振与有源晶振在MCU应用中的关联逻辑与选型指南

时钟系统是保障微控制器(MCU)稳定运行的核心,而晶振作为关键时钟源,主要分为无源晶振与有源晶振两种类型。下面将围绕工作原理、硬件接口、电气特性及其在MCU中的适配场景等维度,系统解析这两类晶振与MCU之间的关联逻辑。

VC-OCXO压控恒温晶振管脚功能定义解析

恒温晶振(Oven Controlled Crystal Oscillator,简称OCXO)是高精度频率源的核心组件,选用切型更优(如SC切、AT切高精度型)、封装应力极小的高Q值晶片,通过恒温槽的超精密控温,让晶振始终工作在零温度系数点,几乎消除温度引发的频率漂移。

晶振倍频干扰解决方案:从PCB布局优化到源头抑制与电路整改

晶振倍频干扰(即高次谐波辐射)是电磁兼容(EMC)设计中非常棘手的问题,通常表现为基频25MHz的5次、7次谐波(如125MHz、175MHz等)处辐射超标。该问题源于晶振输出方波信号包含丰富的高次谐波成分,若PCB布局不当,晶振及其走线极易构成高效辐射天线,导致电磁干扰增强。