发布时间:2021-08-3 阅读量:2333 来源: 我爱方案网 作者: 网络整理
或许你会时长接到工程师的电话,问所选择的FPGA或SOC的功耗情况,有没有典型值。其实针对功耗设计,工程师可以在设计的各个阶段把握的更加准确,以xilinxFPGA为例:项目设计初期项目设计初期会选型,工程师根据资源、IO、硬核、IP等选择对应型号的FPGA。功耗部分xilinx提供了XPE表格(Xilinx Power Estimator),这个XPE支持zynq、目前也有各个系列的器件列表,包括最新的ultrascale+。

这是比较容易使用的表格、图形化,包括器件、散热条件、PCB层数、主要IP和硬核资源的占用情况。当然在设计的初期,工程师是很难精确把握资源占用率的。硬核和IP的占用情况比较好评估,比如是否使用DDR的MIG等。
当完成设计的工程版本后,ISE和vivado都支持比较准确的功耗评估工具。ISE对应的XPA小插件,在完成布局布线的bit文件后打开xilinxX Poweranalyzer,能够看到detail的资源报告,注意修改环境参数,需要更新power结果。相比ISE,vivado的reportpower更加准确,也可以设置更多的环境条件。Vivado中针对power的图形化分类更加准确和详细,动态功耗、静态功耗都有清晰描述。这也是工程师降低功耗的优化方向。

上板调试阶段在完成工程后,很多工程师都希望实测FPGA的功耗;但实际上FPGA分为vccint、VCCO、VCCAUX等电压,PCB板子上有很多器件,如DSP、ADC、memory等。比较难估算和测试单独FPGA的功耗。可以通过FPGAJTAG加载前后电流变化对比动态功耗的增加情况。降低和评估功耗是FPGA硬件设计的工作之一,在设计初期的预估功耗、设计后期的降低功耗都是FPGA工程师的设计挑战和难点。这也是产品量产的关键因素之一,因为功耗影响产品的稳定性、可靠性和结构设计等。
在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。
为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。