DP 2.0规范发布,普及8K HDR

发布时间:2021-08-6 阅读量:8602 来源: 我爱方案网 作者: 我爱方案网整理

VESA标准组织正式宣布了全新的DisplayPort2.0影音数据传输标准规范,与雷电3、USB-C紧密结合,可满足8K乃至更高级别的显示输出需求。


38.png


在此之前,DP1.1、1.2、1.3/1.4的理论总带宽分别为10.8Gbps、21.6Gbps、32.4Gbps,但有效率都只有80%(8/10b编码),难以满足6K、8K高分辨率和高色深、高刷新率的需求。


DP2.0将理论带宽一举提升到了80Gbps,并且采用全新的编码机制128/132b,将有效率提升至97%,实际可用高达77.4Gbps,相当于DP1.3/1.4的整整三倍,远远超过HDMI2.1的理论带宽48Gbps。


这样一来,DP2.0可以轻松支持8K/60HzHDR、>8K/60HzSDR、4K/144HzHDR、2×5K/60Hz等输出格式,不仅能支持任何8K显示器且不需要压缩,还可以支持到30-bit色深(超过10亿色),实现8KHDR。


39.png


DP2.0的官方物理接口有两个,一是原有DP接口保持不变并向下兼容,二是USB-C接口(DPAlt模式),同时内部物理层几乎完全换成了雷电3,毕竟它已经完全开放,本身就可以实现40Gbps的高带宽,直接拿来利用要比从零开发简单得多。


但是,不同于USB4几乎直接就是把雷电拿过去改了个名,DP2.0更进一步,改变了内部机制。


雷电3内部有四个20Gbps的通道,双向全双工机制,每个方向两个通道,因此输入输出带宽都是40Gbps,只不过可以同时工作。


DP2.0出于单向传输更大规模数据的需求,改成了单向单工机制,四个通道一致对外,因此获得了80Gbps的总带宽。


40.png


至于数据线方面,DP2.0其实引入了三种不同机制,每通道带宽分别设定在10Gbps、13.5Gbps、20Gbps,VESA称之为“超高比特率”(UHBR/UltraHighBitRate),按照带宽分别叫做UHBR10、UHBR13.5、UHBR20。


UHBR10的原始带宽为40Gbps,有效带宽38.69Gbps,被动型铜线材即可,此前的DP8K线材认证项目其实就包括它,也就是通过了8K认证的DP数据线就符合UHBR10的信号完整性要求。


UHBR13.5、UHBR20就不一样了,原始带宽54Gbps、80Gbps,有效带宽52.22Gbps、77.37Gbps,被动线材只能用于极短距离传输,比如笔记本扩展坞,长一点就需要主动线材,也就是植入相应控制和放大芯片。


41.png


DP2.0将成为这一标准自2007年诞生以来最大规模的升级,物理层完全转向雷电3,带宽和有效率飙升,后8K时代也可满足,DP距离统一PC传输的梦想又近了一步。


VESA预计首批基于DP2.0的零售产品将在2020年晚些时候问世,速度还是相当快的,毕竟有了成熟的雷电3作为基础。


42.png

相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。