LED电压跟随中VCC前级后级变压器设计经验

发布时间:2021-08-26 阅读量:827 来源: 我爱方案网 作者: 我爱方案网整理

在之前的文章中,小编为大家介绍了LED设计当中的跟随电路设计经验。而在本文中,小编将为大家介绍电压跟随当中的VCC及后级变压器设计以及前级变压器设计方面的设计经验,感兴趣的朋友快来看一看吧。VCC及后级变压器设计,检查6562VCC电压:上电13V、掉电10.3V、为配合耐压16V滤波电容,采用VCC=16V;VCC电压来自后级8103的FB采样绕组,设计输出电压85V;考虑一定充电余量,暂定采样绕组输出正电压20V,对应变压器匝比为85:20=4.25:1,由此确定辅助绕组匝数。

 

磁芯EFD15线径0.265,142/4.5=32;磁芯EFD15线径0.28,128:26,0.42mm,970uH,2只串^p根据输出电流0.3A,得到原边峰值电流为2I=0.6A,考虑10%的断续系数和30%的饱和安全余量,得到临界饱和电流为:0.3*2*1.1*1.3=0.86A。线径电流密度按6A/mm2计算,输出0.3A电流;可采用线径为0.25的漆包线绕制。此线径可在EPC13磁芯骨架上绕满6层,共Tf=133匝。则,付边匝数为:Ts=133/5=27匝。仿真得到:此匝数要获得0.86A临界饱和电流,需气隙0.45mm,对应电感量880uH。实测绕组直流电阻值:Rr=1.15Ω。或者采用线径为0.225的漆包线,绕满7层,共Tf=175匝。付边,气隙0.64mm,对应电感量1.1mH。


前级变压器设计,按设计最低输入电压110VAC计算。^p根据:^p输出功率85V0.3A,整机效率90%,则输入功率:^pP=85*0.3/0.9=28.33W^p按最低输入电压85VAC计算:输入电流=28.33/85=333mA,线径电流密度按8A/mm2计算,输入0.333A电流可采用线径为0.224的漆包线绕制。此线径可在EDF15磁芯骨架上绕满7层,共Tf=230:35匝。2.49Ω或者在EPC13磁芯骨架上绕满7层,共Tf=175匝

 

磁芯EFD15线径0.265,142/4.5=32,0.69mm,810uH,1.12Ω则,付边匝数为:Ts=180/6=30匝。输入峰值电流=28.33/85*1.4142=471mA,临界模式Boost峰值电流为其2倍,再考虑10%断续系数和30%的饱和安全余量,得到临界饱和电流为:0.471*2*1.1*1.3=1.35A。仿真得到:此匝数要获得1.35A临界饱和电流,需气隙0.78mm,对应电感量1mH。或者绕6层153匝,对应气隙0.66mm,电感量820uH,实测绕组直流电阻值:Rr=1.15Ω。


相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。