发布时间:2021-09-17 阅读量:1295 来源: 我爱方案网 作者: 我爱方案网整理
如果使用多个单独的电源,增加时序控制芯片便可实现所需的上电/关断顺序。一个例子是LTC2924,它既能控制DC-DC转换器的致能接脚来打开和关闭电源,也能驱动高阶N信道MOSFET来将FPGA与某个电压轨连接和断开。
电压轨单调上升 除了电压时序之外,启动过程中还可能要求电压单调上升,这意味着电压仅线性上升,如图4中的电压A所示,此图中的电压B是电压非单调上升的例子。在启动过程中,当电压上升到一定电平时负载开始拉大电流,就会发生这种情况,防止这种情况的一种办法,是延长电源的软启动时间,并选择能够快速提供大量电流的电源转换器。

图4 电压A单调上升,电压B非单调上升。
快速电源瞬变 FPGA的另一个特点是它会非常迅速地开始汲取大量电流,这会在电源上造成很高的负载瞬变。出于这个原因,许多FPGA需要大量的输入电压去耦,陶瓷电容非常靠近地用在组件的VCORE和GND接脚之间,高达1mF的值非常常见。如此高电容有助于降低对电源提供非常高峰值电流的需求,但是,许多开关稳压器和LDO规定了最大输出电容,FPGA的输入电容要求可能超过电源允许的最大输出电容。
电源不喜欢非常大的输出电容,因为在启动期间,开关稳压器的输出电容看来像短路。对此问题有一个解决办法,较长的软启动时间可以让大电容组上的电压稳定地升高,电源不会进入短路限流模式。

图5 很多FPGA的输入电容要求。
一些电源转换器不喜欢过大输出电容的另一个原因是该电容值会成为调节回路的一部分。整合回路补偿的转换器不允许输出电容过大,以防止稳压器的环路不稳定,在高阶回馈电阻上使用前馈电容常常可以影响控制回路,如图6所示。
针对电源的负载瞬变和启动行为,开发工具链(包括LTpowerCAD,尤其是LTspice)非常有帮助。该工具可以达到良好的建模和模拟,从而有效实现FPGA的大输入电容与电源的输出电容的去耦,图6即展示了这一个概念。虽然负载端(POL)电源的位置往往靠近负载,但在电源和FPGA输入电容之间常常存在一些PCB布线。当电路板上有多个彼此相邻的FPGA输入电容时,离电源最远的那些电容对电源传递函数的影响较小,因为它们之间不仅存在一些电阻,还存在寄生布线电感。这些寄生电感允许FPGA的输入电容大于电源输出电容的最大限值,即使所有电容都连接到电路板上的同一节点也无妨。在LTspice中,可以将寄生布线电感添加到原理图中,并且可以模拟这些影响,当电路建模中包含足够的寄生组件时,仿真结果接近实际结果。

图6 当没有回路补偿接脚可用时,利用前馈电容可以调节控制回路。
电压精准度 FPGA电源的电压精准度通常要求非常高,3%的变化容差带相当常见。例如,为使0.85V的Stratix V核心电压轨保持在3%的电压精准度窗口内,要求全部容差带仅为25.5mV,这个小窗口包括负载瞬变后的电压变化,以及直流精准度。同样,对于此类严格要求,包括LTpowerCAD和LTspice在内的可用电源工具链在电源设计过程中非常重要。

图7 电源输出电容与FPGA输入电容之间的寄生去耦。
最后一点建议,是关于FPGA输入电容的选择。为了快速提供大电流,通常选择陶瓷电容。此类电容很适合这种用途,但需要小心选择,使其真实电容值不随直流偏置电压而下降。一些陶瓷电容,尤其是Y5U型,当直流偏置电压接近其最大额定直流电压时,其真实电容值会降低到只有标称值的20%。
推荐阅读:
在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。
为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。