发布时间:2021-09-26 阅读量:1484 来源: 我爱方案网 作者: 我爱方案网整理
1.采用降压拓扑的可编程电压
但是,如果需要改变降压-升压拓扑中的电阻器的电压,就有一点麻烦了。
可以通过反相接地和VOUT电位并使集成电路的参考位于-VOUT电位而配置降压-升压拓扑中的降压稳压器。也就是说稳压器集成电路的接地脚位于-VOUT。由于稳压器的FB引脚位于-VOUT电位而非接地电位上,将电流导入FB引脚便有一点棘手。为将电流导入反相降压-升压拓扑中的FB引脚,需要电平移动电压源/DAC的信号。在本文中,我将向大家介绍一些不同的方法。
以德州仪器的LMZM33606为例。LMZM33606是一个额定输入电压为36V的降压电源模块,最大负载为6A。图2说明了如何将LMZM33606设置为反相降压-升压稳压器。

2.利用LMZM33606反相降压-升压。
方法1:使用一个PNP的电平位移器
在这些降压-升压应用中使用LMZM33606时,可以实现-15V至-5V的可编程输出电压范围。通过电流源方法,能够以绝对量级调低稳压器的输出。这样,在设置反馈分频器电阻器时,便可以将设计的默认输出设为-15V。添加外部电流源时,可以将稳压器输出设置为-5V。默认输出为-15V时,计算的高反馈值和低反馈值分别为:
·RFBT = 100kΩ.
·RFBB = 7.42kΩ.
电平位移接地参考信号以将电流导入FB引脚的最简单的方法是,使用单PNP型双极性晶体管(BJT)。图三说明了如何将一个单PNP作为电平位移器使用。

3.使用单PNP的部署。
PNP Q1的基极接地,反射极通过电阻器连接DAC/电压源。电压源高于PNP基地发射下拉(VBE)时,会产生等式1所述的电流:

Rext设定为50kΩ。FB节点可以应用基尔霍夫电流定律,可以使用等式2计算电流IX:

在等式2中代入等式1,得出等式3,由此可以计算出调整输出电压VOUT所需的编程电压VX:

将等式3变成等式4,可以得出根据VX值进行变成的VOUT:

等式4说明了VOUT对晶体管VBE的从属关系。晶体管VBE本身取决于集电极电流,随温度变化时,会影响编程VOUT的精确度。
下一个方法说明了如何从等式中移除VBE。图4所示是一个有两个PNP晶体管的电路,所采用的连接方式可以抵消VBE的影响。
方法2:使用两个PNP的电平位移器

4.使用两个PNP抵消VBE的部署。
本方法需要使用两个PNP,最好是使用两个组合包装的PNP BJT,以确保两个晶体管之间匹配良好。本方法还可以减少输出电压编程中的错误。
Q1晶体管的基极连接至程控电压源。发射极经由一个串联电阻器RS连接至另一个正电轨,并且集电极接地。这样便可以在晶体管的发射极形成一个VX+VBE电压。Q2晶体管的发射极通过电阻器RX连接至Q1的发射极。RX设置导入FB节点的电流。基极接地后,Q2发射极节点产生一个+VBE。等式5计算了流至发射极的电流(理想情况):

之前曾解释过,晶体管的VBE取决于集电极电流,如等式6所述:

其中IC为集电极电流,IS为饱和电流,VT为热电压。
如果两个晶体管的集电极电流差异较大,则VBE不会完全彼此抵消。等式7阐述了晶体管两个VBE之间的差异:

简化为等式8:

其中X为两个集电极电流的比率。
如所见,如果两个集电极电流相同,则VBE将完全抵消。在图4所示的配置中,设定RS的值时,需要确保集电极电流之间的差异不是太大。在本例中,我选择的RS为10kΩ,RX为50kΩ。VBE的增量也会随着VT而变化,它会随着温度变化而发生。
方法3:改良版威尔逊电流镜
使用电流镜匹配集电极电流是一个非常有效的方法。对此,相比常规的电流镜,威尔逊电流镜是一个更好的选择。图5是威尔逊电流镜中使用的原理图。

推荐阅读:
在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。
为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。