如何实现16高性能的高速DAC时钟

发布时间:2021-09-28 阅读量:1637 来源: 我爱方案网 作者: 我爱方案网整理

LTC2000 16 位 2.5Gsps DAC 提供了绝佳的 AC 性能。对于许多 DAC 应用而言,为了在不损害所关注频段之信噪比 (SNR) 的情况下实现某个频段中可用通道数目的最大化,相位噪声、噪声频谱密度 (NSD) 和无杂散动态范围 (SFDR) 指标是至关紧要的。高速 DAC 需要一个干净的采样时钟以获得最佳的噪声和杂散性能。采用具有超低噪声和杂散的 LTC6946 PLL 合成器作为用于 LTC2000 的时钟源可最大限度地提升系统性能。  


如何实现16高性能的高速DAC时钟

图1:LTC6946 驱动 LTC2000  


16 位高速 DAC  


LTC2000 的高频谱纯度和低噪声特性使其成为一款超卓的信号发生器。图 2 突出显示了 LTC2000 极佳的附加相位噪声性能:当采用一个 65MHz 输出频率时,在偏移 1MHz 的情况下为 –165dBc/Hz,而在偏移 10kHz 的情况下则为 –147dBc/Hz。对于高达 100MHz 的输出频率,LTC2000 拥有优于–166dBm/Hz 的 NSD 和好于 76dB 的 SFDR。对于高达 1GHz 的更高输出频率,SFDR 超过 68dB,而且 NSD 保持低于 –155dBm/Hz。产生这些结果需要一个具有良好噪声、高频谱纯度和优异抖动性能的时钟。  


作为一个时钟源的频率合成器  


LTC6946 是一款具集成型 VCO 的整数 N 频率合成器,能够产生从 370MHz 至高达 6.39GHz 的信号。该器件拥有卓越的相位噪声性能和非常低的杂散分量,从而使其非常适合在 2.5GHz 频率下为 LTC2000 提供时钟。LTC6946 可直接驱动 LTC2000 (无需滤波),以产生一个频谱纯净的低噪声输出。


DAC 输出端上的总相位噪声将是 LTC2000 的附加相位噪声 (图 2) 与 LTC6946 的衰减相位噪声之组合。 


如何实现16高性能的高速DAC时钟

图 2:LTC2000 的附加相位噪声,fOUT = 65MHz,fDAC = 2.5GHz  


必须最大限度地抑制采样时钟上的宽带相位噪声或抖动以避免降低 DAC 输出的 NSD,而且,LTC6946 输出的低杂散分量对于在 LTC2000 的输出端上保持高 SFDR 是至关重要的。  


相位噪声越低,由 LTC2000 生成之信号的间距就可以越紧密。这使得能够在给定的带宽内传输更多的信息。当采用一个较低的相位噪声层时,系统的总 SNR 增加,这将改善由 LTC2000 产生之信号的完整性。


结果  

图 3 示出了由 LTC6946 提供时钟的 LTC2000 之单边带相位噪声。LTC6946 可与 LTC2000 很好地配合工作,产生一个干净的时钟以实现 DAC 性能的最大化。LTC2000 与 LTC6946 的组合可提供与最佳信号发生器相媲美的相位噪声和杂散性能。 


如何实现16高性能的高速DAC时钟

图 3:在由 LTC6946 提供 80MHz 时钟时 LTC2000 输出的相位噪声。



推荐阅读:

如何设计不规则形状的PCB

如何让测量仪器拥有“抗干扰性”

功率分析仪测试电机启停的难点

如何利用先进HMI技术改进工艺操作?

运放电路PCB有哪些设计技巧

相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。