发布时间：2021-12-28 阅读量：4632 来源: 我爱方案网 作者: 我爱方案网整理
ABF和DBF系统之间的主要区别在于完成波束成形的方式；这两种方法都需要良好的通道间匹配。ABF使用模拟延迟线和求和，仅需要一个精密高分辨率、高速ADC。DBF系统是目前最受欢迎的方法，它使用“很多”高速、高分辨率ADC。DBF系统中的信号应尽可能靠近换能器基元进行信号采样，然后将信号延迟并对其进行数字求和。DBF架构的简化框图如图所示。
数字波束成形(DBF)系统简化框图集成和分割策略超声系统具有如此多的通道和元器件，虽然技术已经有了极大的进步，仍属于目前最复杂的系统。就像其他复杂系统那样，有很多方法可以进行系统分割。本节将回顾一些超声分割策略。早期的超声系统采用模拟波束成形技术，需要使用大量的模拟元器件。TGC和Rx/Tx路径上的数字处理通过定制ASIC来实现。
在多通道VGA、ADC和DAC广泛使用之前，这种方法很常见。ASIC具有大量栅极，其数字技术未针对模拟功能(比如放大器和ADC)优化。使用ASIC的系统很大程度上必须依赖于供应商产品的可靠性。ASIC、FPGA和DBF技术与分立式IC ADC和VGA结合使用是实现便携性的第一步，但使用多通道(四通道和八通道)TGC、ADC以及DAC让尺寸与功耗得到大幅下降。
这些多通道元器件可让设计人员从数字电路中将敏感模拟电路分割到独立电路板上。这样可以缩减系统尺寸，并且有利于在多个平台上重复利用电子电路。然而，以高引脚数互连四通道和八通道VGA与ADC会让PCB走线路由变得困难，某些情况下会迫使设计人员使用通道数较少的器件，比如从八通道ADC转而使用四通道ADC。
将大量多通道元器件放置在小面积内还会导致散热问题。进行最佳分割可能会变得很有挑战性。完整TGC路径采用多通道、多器件的进一步集成使设计变得更加容易，因为PCB尺寸和功耗要求得以进一步降低。
推荐阅读：
在任何数字电子系统中，时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致，其核心均在于通过优化布线以降低杂散电容、确保频率精度，并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同，分为温度补偿晶振（TCXO）、压控晶振（VCXO）、恒温晶振（OCXO）。
为了在性能与功耗之间取得最佳平衡，需要根据具体应用场景，对基准时钟进行相应的分频、倍频或转换处理，从而为各模块提供适宜的时钟信号。此时，分频技术就成为连接晶振基准频率与系统需求的关键，通过数字电路将晶振原始频率按固定比例降低，输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路，其核心功能是提供精准、稳定的时间信息（包括秒、分、时、日、月、周、年），并能在主电源断电后依靠备用电池继续保持计时，从而确保时间持续不间断。
