发布时间:2022-05-6 阅读量:946 来源: 我爱方案网整理 发布人: Aurora
现在各种移动电子设备都应用了密集的印刷电路板PCB设计,并使用了多个高速数字通信协议,这些高速数字协议支持高达 Gb 的数据吞吐速率并具有数百毫伏的差分幅度。入侵信号与受害信号出现能量耦合时会产生串扰,表现为电场或磁场干扰。电场通过信号间的互电容耦合,磁场则通过互感耦合。

微带线收发交叉布线和带状线收发非交叉布线的方法可缓解串扰或耦合问题。当远端串扰远大于近端串扰时适用交叉模式。相反,当近端串扰远大于远端串扰时适用非交叉布线。近端串扰表示受害网络邻近入侵信号发射机而造成的串扰,远端串扰表示受害网络邻近入侵信号接收机而造成的串扰。通过分析入侵信号和受害信号这两个紧密耦合信号的 S 参数与瞬态响应,我们可以对比微带线和带状线的远端串扰和近端串扰。
100Ω差分阻抗和3 英寸长的受害信号和入侵网络信号线对的单模 S 参数通过数学方式转变为差分模式。端口1 和端口2 分别表示入侵信号对的输入和输出端口,而端口3 和端口4 分别表示受害网络信号对的输入和输出端口。入侵信号和受害信号的线对间空隙设置为8 mil(1 倍布线宽度)。
电源分配网络(PDN)的基本设计规则,最好的性能源自一致的、与频率无关的(或平坦)的阻抗曲线。这是电源稳定性非常重要的一个理由,因为稳定性差的电源会导致阻抗峰值,进而劣化平坦的阻抗曲线,以及受电电路的性能。源阻抗应该匹配传输线阻抗。一般来说,这是S参数测量和所有射频设备的基本前提。源阻抗(最常见的是50Ω)连接到阻抗与源匹配的同轴电缆,负载也端接到相同的阻抗。这种做法实现了完美的平坦阻抗,不管是从源看到负载还是从负载看到源都是一致的。稳压器的输出阻抗可以被认为是一个源,而PCB层可以看作是一根传输线。后端去耦电容就是负载。
当频率低于传输线谐振频率时,传输线特征阻抗可以用电感和电容项定义。电容可以在传输线远端没有端接时测量。电感可以在传输线远端短路时测量。正确匹配的传输线呈现完全平坦的阻抗曲线,其幅度等于特征阻抗。不正确端接的传输线呈现为电容或电感性质,在传输线谐振频率的倍数处会产生许多谐振和抗谐振频率。如果传输线是电容性质,那么抗谐振首先发生。如果传输线是电感性质,那么谐振先发生。

在传输线和源不匹配的情况下,有两种可能的解决方案,具体取决于端接电阻是大于还是小于特征阻抗。如果端接电阻小于传输线的特性阻抗,那么抗谐振峰值会超过端接电阻。如果端接电阻大于传输线的特征阻抗,那么谐振峰值等于端接电阻。为了优化PDN性能,必须使PCB层阻抗与稳压器的输出阻抗相匹配。最好是使PCB层阻抗等于稳压器的输出阻抗,如果不可能实现的话,PCB阻抗应该低于稳压器输出阻抗,以便更好地包含与峰值阻抗最大值相关的峰值偏移。
在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。
RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。
按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。
为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。
RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。