多层板的空间布局及电磁干扰

发布时间:2022-05-6 阅读量:1318 来源: 我爱方案网整理 发布人: Aurora

随着速度的提升,EMI将变得越来越严重,并表现在很多方面上,例如互连处的电磁干扰,高速器件对此尤为敏感,它会因此接收到高速的假信号,而低速器件则会忽视这样的假信号。在高频PCB设计中,我们应该遵循电源与地的统一,稳定。仔细考虑的布线和合适的端接可以消除反射。

 

多层板的空间布局及电磁干扰

 

仔细考虑的布线和合适的端接可以减小容性和感性串扰。需要抑制噪声来满足EMC要求。消除电磁干扰的方法。减小环路,每个环路都相当于一个天线,因此我们需要尽量减小环路的数量,环路的面积以及环路的天线效应。确保信号在任意的两点上只有唯一的一条回路路径,避免人为环路,尽量使用电源层。在电源线上和在信号线上都可以采取滤波来减小EMI,方法有三种:去耦电容、EMI滤波器、磁性元件。尽量降低高频器件的速度。增加PCB板的介电常数,可防止靠近板的传输线等高频部分向外辐射;增加PCB板的厚度,尽量减小微带线的厚度,可以防止电磁线的外溢,同样可以防止辐射。

 

由于多层板之间的绝缘隔离层非常薄,所以10或12层的电路板层与层之间的阻抗非常低,只要分层和堆叠不出问题,完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板,困难比较多,能够加工12层板的制造商也不多。由于信号层和回路层之间总是隔有绝缘层,在10层板设计中分配中间6层来走信号线的方案并非最佳。另外,让信号层与回路层相邻很重要,即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

 

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是,第1层沿X方向走线,第3层沿Y方向走线,第4层沿X方向走线,以此类推。直观地看走 线,第1层1和第3层是一对分层组合,第4层和第7层是一对分层组合,第8层和第10层是最后一对分层组合。当需要改变走线方向时,第1层上的信号线应藉 由“过孔”到第3层以后再改变方向。实际上,也许并不总能这样做,但作为设计概念还是要尽量遵守。

 

同样,当信号的走线方向变化时,应该借由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如,如果信号在第1层上走线,回路在第2层且只在第2层上走线,那么第1层上的信号即使是藉由“过孔”转到了第3层上,其回路仍在第2层,从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

 

多层板的空间布局及电磁干扰

 

如果走线第1层上的信号线经由过孔到第10层,这时回路信号只好从第9层寻找接地平面,回路 电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔,则真的走运。假如没有这样近的过孔可用,电感就会变大,电容要 减小,EMI一定会增加。当信号线必须经由过孔离开现在的一对布线层到其他布线层时,应就近在过孔旁放置接地过孔,这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层分层组合,信号回路将从电源层或接地层(即第5层或第6层)返回,因为电源层和接地层之间的电容耦合良好,信号容易传输。


相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。