寄生杂散电容的形成和规避

像平行板电容器一样，不论什么时候，当两个导体彼此非常靠近 (尤其是当两个导体保持平行时)，便产生杂散电容。它不能不断地减小，也不能用导体进行屏蔽。杂散电容或寄生电容一般出现在印制线路板上的平行导电条之间或印制线路板的相对面上的导电条或导电平面之间。

杂散电容的存在和作用，尤其是在频率很高时，在电路设计中常常被忽视，所以在制造和安装系统线路板时会产生严重的性能问题，例如，噪声变大，频率响应降低，甚至使系统不稳定。C=0.0085×E R ×Ad其中：C=电容，单位pF；E R =空气介电常数；A=平行导体面积，单位mm 2；d=平行导体间的距离，单位mm；通过实例说明如何用上述电容公式计算印制线路板相对面上的导电条产生的杂散电容 。对于普通的印制线路板材料，E R =4?7,d=1?5mm，则其单位面积杂散电容为3pF/cm 2 。在250MHz频率条件下，3pF电容对应 的电抗为212?2Ω。杂散电容实际上从来不能消除。最好的办法只能设法将杂散电容对电路的影 响减到最小。减小杂散电容耦合影响的一种方法是使用法拉弟屏蔽(Faraday shield)，它 是在耦合源与受影响电路之间的一种简捷接地导体。

电容耦合的另一个应用是侧面镀铜陶瓷集成电路外壳。这种DIP封装，在陶瓷封装的顶上有 一小块方形的导电可伐合金盖，这块可伐合金盖又被焊接到一个金属圈上。厂家只能提供两种封装选择：一种是将金属圈连接到器件封装角上的一个引脚上；另一种是保留金属圈不连接。大部分逻辑电路在器件封装的某一角上有一个接地引脚 ，所以这种器件的可伐合金盖接地。但是许多模拟电路在器件封装的四个角上没 有一个接地引脚，所以侧面镀铜陶瓷DIP封装，有时有隔离的可伐合金盖。该封装器件受容性干扰易受损坏，所以应尽可能接地。如果这种陶瓷DIP封装器件的芯片不 被屏蔽，那么它要比塑料DIP封装的同样芯片更容易受到电场噪声的损坏。

为了接地可将引线焊接到可伐合金盖上(这样做不会损坏芯片，因为芯片与可伐合金盖之间热和电气隔离)。如果无法焊接到可伐合金盖上，可使用接地的磷青铜片做接地连接，或使用导电涂料将可伐合金盖与接地引脚连接。绝对不允许将没有经过检查的实际上不允许和地连接的可伐合金盖接地。有的器件应将可伐合金盖接到电源端而不是接到地，就属于这种情况。在集成电路芯片的接合线之间不能采用法拉弟屏蔽，主要原因是在芯片的两条接合线与其相联的引线框架之间的杂散电容大约为0?2pF，观测值一般在0?05pF至0?6pF之间。

考虑高分辨率数据转换器(ADC或DAC)，它们都与高速数据总线连接。数据总线上的每条线( 大约都以2至5V/ns的速率传送噪声)通过上述杂散电容影响ADC或DAC的模拟端口。由此引起的数字边缘耦合势必降低转换器的性能。为了避免这个问题，不要将数据总线与数据转换器直接相连，而应使用一个锁存缓冲器作为接口。这种锁存缓冲器在快速数据总线与高性能数据转换器之间起到一个法拉弟屏蔽作用。虽然这种方法增加了附加的器件，增加了器件的占居面积，增加了功耗，稍降低了可靠性及稍提高了设计复杂程度，但它可以明显地改善转换器的信噪比。