交织和解交织的深度参数设计

交织深度i是交织和解交织的重要参数。交织深度i越大，突发错误的离散度也越大，错误的相关性越小。当i足够大时，就可把突发错误离散为随机错误。发射机交织器数据输出的先后顺序被打乱，再经过接收机解交织器又被重新恢复。

由于交织和解交织要对数据进行有规律的延时处理，所以输入数据首先被存入一双端口RAM中，然后经过一定时延后被读出，此延时由双端口RAM的读写地址来控制，因此，其实现的关键在于双端口RAM读写地址的产生和分配，不仅要有利于找到地址的变化规律，而且要易于电路实现。RAM读写地址产生的一种办法是将读写地址映射到ROM里，另一种办法是通过电路计算得到读写地址。前者方法简单，实现方便，但是添加ROM会占用存储资源，所以一般都采用后者，其实现也并不复杂。后者的实现电路包括单倍实现和双倍实现，所谓单倍和双倍主要是针对RAM存储单元的占用量而言，单倍实现所用RAM存储单元的容量是双倍的1/2左右。FPGA电路采用的是单倍实现。

双端口RAM地址分配及读写地址的生成规律。以I=12，M=17的交织器为例。由于交织深度是12，所以有12个通道，表1列出每通道的地址分配，其中第1行对应图2中交织器的第0通道，第2行对应第1通道，第3行对应第2通道，……第12行对应第11通道。第i通道共有N=i×M+1个地址，且分配的地址是固定的。RAM读写地址按照交织器中各通道的延时规律变化，交织器的地址分配如表1所示。

交织时，第1时刻读地址可以是任意的，写地址为0；第2时刻读地址为1，写地址为18；第3时刻读地址为54，写地址为105，第4时刻读地址为3，写地址为27，第12时刻读地址为946，写地址为1133，第13时刻读地址为可以是任意的，写地址为0，第14时刻读地址为2，写地址为1，第15时刻读地址为20，写地址为19，依次类推。可见，0～11路通道的读写地址按各自的延时规律变化，第i通道读写地址在本通道向右方向循环相距i×17个单元。设计电路时，除第0通道外，每一通道都可采用一个计数器，每个计数器独立计数，设第i通道计数器的计数值为ai，通道的首地址为bi，尾地址为ci，这样，得到RAM的读写地址的变化规律：

第i通道读地址：ai + bi；总线的位数为Nad=ceil[log2(Nram)]=11。也就是说，要用到2k的双端口RAM，读写地址线各11根。而采用一般的双倍实现占用的存储单元总数Nram=[(I-1)×M+1]×I=2256，相应要用到地址总线位数Nad=ceil[log2(Nram)]=12。如果采用双倍实现，要用到4k的双端口RAM，读写地址线各12根。理论上最简存储单元的占用量为Nram=[(I-1)×M×I/2 =1122，地址总线位数为Nad=ceil[log2(Nram)]=11，所以单倍实现的优点是显而易见的，其占用存储单元数为双倍实现的一半，读写地址线各少1根，接近于最简占用量。只要交织深度I不是很深，该设计方法使用的逻辑单元门数并不多，而且可以节约大量的存储单元，效果是显而易见的。