影响CAN波形稳定的罪魁祸首——边沿台阶

发布时间:2022-09-14 阅读量:1590 来源: 我爱方案网整理 发布人: Aurora

阻抗匹配是指信号源或者传输线跟负载之间达到一种适合的搭配,阻抗匹配主要为了调整负载功率和抑制信号反射;然而,阻抗不匹配的现象在CAN总线网络中随处可见;如图1所示,阻抗不匹配的将造成7个现象,其中最受关注的为上升沿和下降沿的台阶;下文将针对边沿台阶的现象做详细介绍。   

 

阻抗不匹配波形

 

图1  阻抗不匹配波形  

 

解释边沿台阶是怎么出现的,如何消除,对总线有何影响;  

 

一、边沿台阶的源头

 

在CAN总线的网络布局中,手牵手直线型拓扑是最理想最常规的布局;但是在实际现场中,经常会出现分支的现象。这里重点提一下,在计算CAN总线长度的时候,分支(从收发器端至总线)长度也要加上。为此我们做了分支过长的实验,实验中CAN总线中有三个CAN节点,主干线长度为15米,其中一个节点的分支长度为1米,波特率为250k的情况下进行通信。下图为实验的CAN波形图,明显可以看到上升沿和下降沿存在台阶现象,从而引起波特率变化,导致接收节点采样出错(也称位宽错误)。

     

CAN波形图

 

所以,边沿台阶出现的源头主要是CAN节点的分支,分支过长形成的反射就变强,将会导致位宽度失调的错误。ISO11898中只规定1M波特率下分支不超过0.3米,但是在其它情况下并没有做声明,这个便取决于现场工程师们的经验。  

 

二、消除边沿台阶

 

边沿台阶是造成错误波形的罪魁祸首,那么该如何消除边沿台阶的现象呢?下文将从源头以及补救措施上分别介绍一些可靠有效的方法。  

 

1.  减少分支长度

 

在CAN网络布局的根源上解决问题的方式就是减少CAN节点的分支长度,从而降低信号反射,保证位宽的稳定性。在上述实验中,其它条件不变,只将分支长度减少为20cm;下图为CAN波形图,此时并没有看到边沿台阶的出现。由此可见,减少分支长度是消除边沿台阶的最直接方式。  

   

CAN波形图

 

2.  长分支上加适当电阻

 

在网络布局无法改变,分支引起的信号反射必须存在的情况下。最实用的方法就是在长分支末端加上电阻,消除信号反射。同样的在上述实验中,在分支节点处加上一个200Ω的电阻,其它条件不变进行通信实验。下图为实验的CAN波形图,此时可以看到边沿台阶已被消减,但是加了电阻之后差分电压变小,注意差分电压不得小于0.9V。这里值得一提的是:阻值大于500Ω的电阻吸收反射的能力很弱,所以在末端挂电阻的时候应小于500Ω。  

   

CAN波形图


3.  缩短残端

 

前面提到分支长度指的是从节点收发器至总线处的距离,在节点设计之初,应选择TTL远传方式,因为TTL电平不受CAN电容影响,所以收发器应靠近接口摆放,以减少分支残段的长度,建议控制在10cm以内,可以保证阻抗连续。  

 

TTL远传最直接的方式就是将CAN收发器紧挨着CAN主干线放置,这样就没有分支长度。光缆星型拓扑结构便是使用这种方式,如下图;CAN光纤收发器内置在盒子里面,使用TTL电平远传到另一个CAN光纤收发器,解决了节点随意变化问题(节点任意上下电或插拔)。

     

缩短残端

 

4.  消除负载集中

 

在布局较复杂的CAN网络中,为了避免节点摆放集中导致反射叠加,建议相邻节点的距离不得小于2cm10m的电缆上所集中的设备最好不要超过4个,否则应加电容以吸收,并且此集中与下一个集中至少有10m的电缆距离。  

 

同样,在复杂网络布局中,分支过长且不等的网络,由于阻抗匹配困难,常使用集线器或中继器进行分支;集线器和中继器有独立的控制器和MCU,将每段形成独立的直线拓扑,如下图。 

    

消除负载集中

 

5.  屏蔽层分段接地

 

屏蔽层多点接地需要注意接地点电位,避免地回流影响信号质量。若屏蔽层太长可以采用分段屏蔽,单点接地方法,如下图,就可以有效避免地回流的问题。

    

屏蔽层分段接地

 

三、边沿一致性测试 

 

信号边沿是反映信号质量好坏的重要指标。若信号下降边沿变缓造成CAN信号波形一定程度的失真,导致收发器采样出错。参考主流车企的边沿测试,一般把边沿10%90%所经历的时间作为边沿时间,仿真了DUT接入CAN网络时可能会受到的容抗影响,以使测量结果更具有实际意义。分别在CANDT仿真的小电容、大电容负载的环境,对DUT的边沿进行测量。  

 

 测试目的:分别在小电容和大电容负载下测量CANHCANLCANDIFF信号位上升或下降时间;

 

 测试原理:测试原理如下图,DUT往总线正常传输数据时,传输的数据帧是显性位和隐性位的序列,即传的数据中包含了上升、下降时间信息。


边沿一致性测试

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com


220x90
相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。