发布时间：2024-07-12 阅读量：6490 来源: 综合自网络 发布人: wenwei
【导读】晶振，全称晶体振荡器，是一种利用石英晶体的压电效应制成的电子元件。石英晶体具有稳定的物理和化学特性，当受到外加电场作用时，会产生机械振动；反之，当受到外力作用产生机械变形时，也会在晶体内部产生电场。这种特性使得晶振能够产生高度稳定的振荡频率。
晶振的主要作用是为电子设备提供稳定的时钟信号。在电子设备中，很多功能都需要依靠稳定的时钟信号来驱动，比如CPU的工作、数据传输等。晶振能够产生稳定、精确的振荡频率，为这些功能提供了可靠的时钟源。
晶振广泛应用于各种电子设备中，如计算机、通讯设备、仪器仪表等。在这些设备中，晶振的性能直接影响到设备的稳定性和可靠性。因此，选择适合应用需求的晶振是非常重要的。
一、晶振的分类有哪些？
晶振的分类多种多样，以下是按照不同标准进行的详细分类介绍：
（1）按频率分类：
①低频晶振：频率低于1MHz，主要用于时钟信号、计时器、传感器等领域。
②高频晶振：频率在1MHz以上，主要应用于无线通信、射频、蓝牙、Wi-Fi等领域。
③微波晶振：频率高达100MHz以上，适用于卫星通信、雷达、无线电等高端领域。
（2）按封装形式分类：
①插件晶振：其引脚可以插入电路板插座中使用，这种形式的晶振多用于旧款设备或需要经常更换的场合。
②贴片晶振：可以直接贴在电路板印制线上使用，具有体积小、重量轻、耐震性强的特点，因此被广泛应用于现代电子设备中。
（3）按材料分类：
①石英晶振：使用石英晶体制造，具有高稳定性和高精度，广泛应用于各种电子设备。
②水晶晶振：使用水晶晶体制造，成本较高，因此主要用于高端产品中。
（4）按工作方式分类：
①无源晶振：无源晶振是一个2个引脚的无极性元件，也被称为晶体。它本身并不能直接产生振荡信号，而是需要借助于外部的时钟电路才能产生振荡。
②有源晶振：有源晶振则是一个完整的振荡器，包含4个引脚。除了石英晶体外，它还包括晶体管和阻容元件，因此其体积较大。有源晶振不需要外部的时钟电路或DSP的内部振荡器，它自身就能产生稳定且精确的振荡信号。
（5）按性能特点分类：
①普通晶振：最简单的晶体振荡器，通常用作微处理器的时钟器件，主要应用于电视机、微波炉等稳定度要求不高的场合。
②差分晶振：输出差分信号，可以消除共模噪声，提高系统性能。
③压控晶振：通过调整外加电压来改变晶振输出频率，主要用于锁相环路或频率微调。
④恒温晶振：利用恒温槽使晶体振荡器中石英晶体谐振器的温度保持恒定，以减小温度变化对振荡器输出频率的影响。
⑤数补晶振：使用MCU技术进行温度数字补偿的晶振，以提高其稳定性和精度。
二、设计要点
晶振的设计要点主要包括合理的PCB布局、选择适当的晶振封装、正确的电路连接以及考虑负载电容。
PCB布局：晶振作为电路系统中的时钟信号源，其布局对系统的稳定性和性能至关重要。在PCB设计中，应优先考虑晶振的布局，确保其走线简短以减少信号失真，并采取措施减少杂散辐射。晶振下方所有层不应走线，并铺设GND铜皮以增强抗干扰能力。此外，晶振附近应避免布置数字信号线，以减少相互干扰。
选择适当的晶振封装：常用的晶振封装包括2引脚的插件封装、SMD封装和4引脚的SMD封装。选择封装时，应考虑电路板的尺寸和布局要求，以及封装对信号质量和稳定性的影响。基本电路设计应保持两个增益电容和相位电容靠近晶体放置，以确保良好的性能。
正确的电路连接：晶振的连接应遵循特定的电路设计规则，包括先经过电容后连接晶振，以及确保晶体的一对线以类差分形式走线，尽量短、加粗并进行包地处理，以减少信号干扰和提高稳定性。
考虑负载电容：负载电容是影响晶振性能的重要因素之一。除了连接的两个电容（CL1和CL2）外，还需考虑MCU管脚自身对地的寄生电容、管脚之间的杂散电容以及晶振本身的电容。这些因素共同决定了晶振的实际负载，设计时应综合考虑这些因素以确保晶振的正常工作。
注意晶振的驱动级别：晶振的驱动级别（DL）是一个重要参数，设计的电路应确保晶振的DL不大于其要求的DL值，以避免晶振损坏。在晶振电路设计中，通过外部电阻限制DL值是一种常见的方法。
综上所述，晶振的设计不仅涉及PCB布局和封装选择等物理方面，还包括电路连接和负载电容等电气方面的考虑，以及驱动级别的注意，这些都是确保晶振性能和系统稳定性的关键因素。
推荐阅读：
馈线终端（FTU）挂在10kV线路上无人值守，站所终端（DTU）部署在开闭所、环网柜承担配网开关监控与故障处理，电力监控装置在变电站持续运行。设备投运之后，软件迭代、故障修复和安全防护并不会随交付结束。
i.MX 8M Plus 是 NXP 首款集成专用 NPU 的应用处理器，采用 14nm FinFET 工艺，4×Cortex-A53@1.8GHz + Cortex-M7@800MHz 异构多核架构，内置 2.3 TOPS NPU，自发布以来在工业自动化、边缘 AI 网关、机器视觉等场景广泛落地。 今日正式发布 MYC-JS8MPQ 核心板及开发板——继 MYC-JMX95X（i.MX95）、MYC-JR3576（RK3576）之后，第三款 SMARC 标准核心板。至此，SMARC 产品线已覆盖 NXP i.MX8m Plus、i.MX95 及瑞芯微 RK3576 三大平台，为客户提供从国际大厂到国产平台引脚全兼容的标准化选型方案。
在晶振选型和电路设计中，pF 和 ppm 是两个出现频率极高的参数，但它们代表完全不同的物理意义。pF 关乎晶振“能否精确振荡在标称频率上”，而 ppm 则描述晶振“频率偏差有多大”。理解这两个参数，是正确使用晶振、保证系统时钟精度的前提。
在时钟芯片选型时，工程师的注意力往往全被抖动（Jitter）、频点、输出电平等电气参数吸走，封装常被当成“最后才看的那一栏”。但真正到画板、贴片、过回流焊、做 EMC 测试时，封装往往会跳出来决定项目进度：同一个料号换一个封装，引脚电感、散热路径、PCB 层数、能否手工返修，全都不一样。本文结合常见的时钟芯片（RTC、时钟发生器、时钟缓冲器），把常见的封装类型、各自的适用场景，以及“如何选择这类芯片封装”的底层逻辑讲清楚。
选晶振，只看 "多少 MHz" 够吗？对于普通应用，频率、精度、温度范围往往是主要选型指标；但到了高速通信、射频、GNSS、测试测量等高性能系统中，除了 "频率对不对"，时钟信号够不够 "干净" 同样关键 —— 这就引出晶振选型中一个绕不开的核心指标：**相位噪声（Phase Noise）**。简单来说，真实的晶振输出并不是一条绝对理想的频率线，载波附近总会存在一定的相位波动和噪声；相位噪声越低，代表参考时钟的频谱越纯净，也越有利于降低时钟噪声对系统的影响。换句话说，高质量参考时钟的起点，不只是频率准确，更是信号的 "纯净度"。
