发布时间：2025-04-15 阅读量：715 来源: Cadence 发布人: wenwei
【导读】2025年4月，Cadence与台积电（TSMC）联合宣布，基于台积电最新N3P工艺节点的嵌入式USB2版本2（eUSB2V2）IP解决方案成功流片，标志着现代计算设备接口技术的重大突破。该方案整合了PHY IP与控制器IP，支持高达4.8Gbps的数据传输速率，较传统USB 2.0提升十倍，为AI PC、4K视频处理、物联网及5G通信设备提供高效能连接支持。
技术亮点与工艺优势
eUSB2V2标准于2024年9月发布，专为应对先进制程（5纳米及以下）的低电压（<1.2V）需求设计，解决了传统USB 2.0在3.3V高电压下的工艺兼容性问题，显著降低功耗并提升能效。台积电N3P工艺通过光学微缩技术，相较于前代N3E，在相同功耗下性能提升4%或功耗降低9%，同时优化了生产成本与良率，成为AI芯片与高性能计算的首选工艺。Cadence的解决方案在此工艺基础上，进一步支持非对称链路模式（4.8Gbps）与对称配置（960Mbps至4.8Gbps），满足多样化场景需求。
应用场景与市场影响
随着AI驱动的计算、高分辨率摄像头及实时数据处理需求激增，传统接口带宽瓶颈日益凸显。eUSB2V2的推出将支持4K/8K视频无缝传输、增强现实（AR）应用流畅运行，并释放AI设备潜力，例如智能摄像头、边缘计算模块及5G基站。此外，该IP方案通过增强抗电磁干扰（EMI）能力与可扩展链路配置，为紧凑型物联网设备设计提供灵活性。
合作背景与行业认可
Cadence与台积电的长期合作覆盖3D-IC、先进封装及IP开发，此次eUSB2V2 IP的流片是双方在N3P节点上的又一里程碑。台积电北美子公司高管Lluis Paris指出，此次合作体现了双方对技术前瞻性与产业需求的精准把握。目前，已有客户将该IP集成至新一代计算设备SoC中，预计2025年下半年搭载该技术的终端产品将陆续上市。
未来展望
eUSB2V2 IP的推出不仅填补了传统USB与高速接口间的技术鸿沟，更推动了半导体工艺与系统设计的协同创新。随着台积电N3P工艺的大规模应用，Cadence的IP生态将进一步加速AI、超算及消费电子领域的性能升级，为全球科技产业注入新动能。
英特尔公司新一轮全球裁员行动正式启动。根据内部信息，其核心制造部门——英特尔代工厂（Intel Foundry）的“初步”裁员已于7月中旬展开，预计在本月底完成首阶段人员调整。公司高层在致工厂员工的备忘录中强调，该决策旨在“打造一个更精简、更敏捷、以工程及技术能力驱动的制造体系”，此举对于“赢得客户信任”及提升市场竞争力至关重要。
全球三大DRAM巨头——三星电子、SK海力士和美光科技——已正式拉开DDR4内存大规模停产的序幕，标志着主流内存技术加速进入更新换代期。继三星率先宣布其DDR4产品线将在2025年底结束生命周期后，美光也正式向核心客户发出通知，确认其DDR4/LPDDR4产品在未来2-3个季度内将逐步停止出货。
据行业消息，三星电子近期在其越南工厂启动115英寸RGB MicroLED电视的试生产。电视业务负责人Yong Seok-woo亲赴产线视察流程，标志着该技术正式进入量产准备阶段。尽管产品命名包含"MicroLED"，但技术本质为采用RGB三色MiniLED背光的液晶电视（LCD），通过创新背光方案实现画质跃升。
AMD在AI Advancing 2025大会上正式宣布，其新一代MI350系列AI加速器将搭载三星电子与美光的12层堆叠HBM3E高带宽内存芯片。这是AMD首次公开确认三星的HBM3E供货身份，标志着双方战略合作进入新阶段。MI350X与MI355X两款芯片采用相同架构设计，仅在散热方案上存在差异，均配备288GB HBM3E内存，较上一代MI300X的192GB提升50%，比MI325X提升12.5%。
全球光学龙头舜宇光学科技（02382.HK）近期披露2025年5月出货量数据，呈现“车载领跑、手机承压、新兴品类崛起”的鲜明态势。在汽车智能化浪潮与消费电子结构性升级的双重驱动下，公司业务版图正经历深度调整。
