全球DRAM市场变局：三星技术迭代与SK海力士堆叠方案的对决

【导读】在全球DRAM市场格局加速重构的背景下，三星电子近期宣布将跳过第八代1e nm工艺节点，转而集中资源开发基于垂直通道晶体管（VCT）架构的下一代DRAM技术。据内部路线图显示，三星计划在2027年前实现VCT DRAM量产，较原定计划提前一个世代。该技术通过三维堆叠晶体管结构，将存储单元面积缩减30%，并利用双晶圆混合键合工艺解决信号干扰问题，被视为突破传统平面工艺物理极限的核心方案。

面对SK海力士凭借HBM3E技术抢占AI内存市场的压力，三星正加速内部架构调整。其第七代1d nm工艺研发团队已与1e nm研究组合并，同时在平泽工厂新建第七代DRAM测试线，预计2025年Q1完成设备部署，目标将良率提升至80%以上。值得注意的是，三星计划在2025年同步推出基于VCT架构的4F²原型芯片，并启动16层3D DRAM堆叠技术验证，尝试将NAND闪存的堆叠经验迁移至DRAM领域。

行业分析指出，VCT技术的突破面临三重挑战：需开发铁电体等新型介电材料以降低漏电流，优化晶圆级混合键合精度至微米级，以及重构背面供电网络（BSPDN）适配三维结构。三星为此已在美国硅谷设立专项实验室，并与东京电子合作开发原子层沉积设备。竞争对手SK海力士则选择差异化路径，规划在2026年推出基于0a nm节点的垂直栅极（VG）DRAM，并已实现五层堆叠结构的56.1%良率。

市场策略方面，三星计划逐步停产DDR4等低毛利产品，将产能转向LPDDR5X和HBM3E。此举既为应对长鑫存储等中国厂商在传统DRAM领域的价格竞争，也旨在集中资源攻克HBM4技术节点。据供应链消息，三星正与台积电协商合作开发HBM4基础裸晶，试图复制SK海力士与台积电的联合开发模式。机构预测，3D DRAM市场规模将在2028年突破千亿美元，技术路线之争或将重塑全球存储产业生态。