晶振的输出波形测量指南

发布时间:2025-12-26 阅读量:12926 来源: 发布人: suii

晶振(XO)的输出波形(Output Type)是衡量其性能的关键技术指标之一,其重要性不亚于封装尺寸。从技术角度区分,输出波形主要可分为正弦波和方波两大类。

 

在示波器上观察振荡器波形,很多时候看到的像是正弦波,那是由于示波器的带宽不够。例如:有源晶振20MHz,如果用40MHz或60MHz的示波器测量,显示的是正弦波,这是由于方波的傅里叶分解为基频和奇次谐波的叠加,带宽不够的话,就只剩下基频20MHz和60MHz的谐波,所以显示正弦波。要完美再现方波需要至少10倍的带宽,5倍的带宽只能算是勉强,需要至少100M的示波器。

 

数字通信系统中,一般采用方波输出模式的晶体振荡器,以匹配系统中驱动的负载。这些方波的通用输出类型有TTL和CMOS,还有LVPECL和LVDS,主要指标有输出电平、占空比、上升/下降时间、驱动能力等。

 

(1)TTL输出

TTL是晶体管-晶体管逻辑(Transistor-Transistor Logic)电路,传输延迟时间快、功耗高,属于电流控制器件。

 

(2)CMOS输出

CMOS输出是最常见一种,属于属于电压控制形式,用来驱动逻辑电平输入。

图片5.png

 

CMOS输出的传输延迟时间慢、功耗低,相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。

 

(3)LVPECL输出

LVPECL是低压正发射极耦合逻辑(Low-Voltage Positive Emitter-Couple Logic)。ECL电路速度快,驱动能力强,噪声小,很容易达到几百MHz的应用,但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL的输出模式。

 

(4)LVDS输出

LVDS是低电压差分信号(Low-Voltage Differential Signaling),为差分对输入输出,内部有一个3.5-4mA恒流源,在差分线上改变方向和电平来表示“1”和“0”。

图片6.png

 

通过外部的100欧匹配电阻(并接在差分线上靠近接收端)转换为±350mV的差分电平。LVDS使用注意:可以达到600MHz以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm);100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

 

(5)正弦波输出模式

正弦波(Sine Wave)主要用于对EMI、频率干扰有特殊要求的电路,例如驱动RF组件、混频器或其它具有50Ω输入阻抗的器件。这时,振荡器产生的输出功率通常在0dBm到+13dBm(1mW到20mW)之间,尽管如果需要可以输出更高功率。


还有一种特殊的削顶正弦波(Clipped Sine Wave),相比方波的谐波分量少很多,但驱动能力较弱,在负载10K//10PF时Vp-p为0.8Vmin。

图片7.png

相关资讯
时钟芯片的作用:统筹时钟生成与同步!

在任何数字电子系统中,时钟信号都扮演着“心脏起搏器”的角色。

RTC晶振PCB设计的核心要点

RTC晶振与普通32.768kHz晶振的PCB设计要点基本一致,其核心均在于通过优化布线以降低杂散电容、确保频率精度,并依托合理的布局规划最大限度屏蔽来自板上其他信号源的电磁干扰。

不同应用场景中的晶振分类知识合集1

按晶振的功能和实现技术的不同,分为温度补偿晶振(TCXO)、压控晶振(VCXO)、恒温晶振(OCXO)。

晶振分频原理:数字电路的周期性计数实现频率转换!

为了在性能与功耗之间取得最佳平衡,需要根据具体应用场景,对基准时钟进行相应的分频、倍频或转换处理,从而为各模块提供适宜的时钟信号。此时,分频技术就成为连接晶振基准频率与系统需求的关键,通过数字电路将晶振原始频率按固定比例降低,输出符合要求的低频时钟信号。

RTC时钟芯片的电路工作原理与解析

RTC芯片是一种专门用于精准计时、掉电续时的专用集成电路,其核心功能是提供精准、稳定的时间信息(包括秒、分、时、日、月、周、年),并能在主电源断电后依靠备用电池继续保持计时,从而确保时间持续不间断。