三星电子计划5月量产HBM4E样品,可实现 16Gbps 的每 Pin 数据传输速率,整体带宽达 4.0TB/s!

发布时间:2026-04-16 阅读量:1797 来源: 发布人: bebop

在人工智能(AI)算力需求呈指数级增长的背景下,作为AI芯片“大脑”的高带宽内存(HBM)正成为全球科技巨头争夺的战略高地。据韩媒最新报道,三星电子计划在2026年5月生产首批满足客户性能要求的HBM4E内存样品,为2027-2028年的大规模供应铺路。


HBM4E.png

三星电子在今年早些时候的 NVIDIA 英伟达 GTC 2026 上公开展示了 HBM4E 内存,可实现 16Gbps 的每 Pin 数据传输速率,整体带宽达 4.0TB/s。不过业内人士认为那时的样品仅是用于展示三星电子技术实力的演示样品。


HBM4E作为HBM4的增强版本,其技术突破主要体现在以下几个方面:


性能跃升:HBM4E的每Pin数据传输速率从HBM4的11.7Gbps提升至16Gbps,整体带宽达4.0TB/s,较HBM4提升约25%。这意味着在搭载8个HBM4E器件的AI加速器中,系统总内存带宽可超过32TB/s,完全满足千亿参数级大模型训练对数据吞吐的需求。


容量扩展:HBM4E采用32Gb DRAM裸片,通过16层垂直堆叠实现单堆栈64GB容量,较HBM4的48GB(16层堆叠)进一步提升。英伟达2027年发布的Rubin Ultra AI GPU将支持12个HBM4E堆栈,单加速器内存容量可达768GB。


工艺优化:HBM4E延续了1c nm DRAM Die和4nm Base Die的工艺组合,但细节有所改进。三星晶圆代工计划在5月中旬前完成HBM4E性能样品Base Die的生产,交付存储器业务进行3D封装。此外,三星正评估在HBM4E的Base Die上采用2nm工艺,以进一步提升逻辑电路性能。


定制化趋势:从HBM4E开始,面向客户定制的HBM芯片将正式出现。三星已为定制化HBM4E设立专门团队,并增聘250名工程师,目标客户涵盖谷歌、Meta和英伟达等科技巨头。定制化HBM允许客户在基础芯片中集成特定逻辑功能,以优化性能、降低延迟和功耗。


与 HBM4 一样,三星电子的 HBM4E 将采用 1c nm DRAM Die 和 4nm Base Die,不过工艺细节将有所改进。三星晶圆代工计划在 5 月中旬之前完成 HBM4E 性能样品 Base Die 的生产,交付存储器业务以进行后续 3D 封装工序。





相关资讯
我们还需要GPU吗?从LineShine登顶看纯CPU超算的四层技术突围

在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下,国产LineShine(灵晟)纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500,印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日,Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》,系统拆解了无GPU同构超算的四层技术体系:处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。

从“回答问题”到“完成任务”:AI产业正在发生的五个结构性转向

回顾AI今年的发展轨迹,我们能察觉到一种质的变化:AI不再只是被展示、被调用的“展品”,而是拥有了更明确的“行动感”。从代码编写到机器人奔跑,从算力基建到未来接口,行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字,捕捉这一轮产业变革中的关键切片。

ROHM车载MOSFET新品:抑制二次击穿,SOA范围扩大5倍

全球知名半导体制造商ROHM近日宣布,面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”

斩获SAIL最高奖背后:DF1000如何破解国产算力“存不够、改不动”?

2026 WAIC落下帷幕,国内AI算力产业的共识正发生清晰转向:单点参数竞赛逐渐退潮,超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下,首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后,指向了一条不依赖先进制程与既有生态的突围之路。