我们还需要GPU吗？从LineShine登顶看纯CPU超算的四层技术突围

  在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下，国产LineShine（灵晟）纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500，印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日，Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》，系统拆解了无GPU同构超算的四层技术体系：处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。

一、四层技术体系：CPU如何把GPU的活儿揽回来

1. 指令集层：把矩阵引擎焊进CPU流水线

  早期GPU替代CPU的核心，是用独立硬件承载张量/稠密矩阵运算；新一代通用CPU则通过架构扩展，将同等能力的矩阵单元集成到内核中。当前三条主流商用路线：

• ARM SVE/SME：Armv8.2-A引入SVE，Armv9迭代SVE2与SME，Arm9.4-A升级SME2，支持任意位宽向量与批量矩阵乘加。LineShine搭载的国产LX2（Armv9）完整落地SME2，单芯支持万亿参数推理，双精度吞吐较富士通A64FX初代SVE方案显著提升。受7nm工艺限制，LX2主频锁1.55GHz、单芯功耗650W、整机42.2MW；若切3nm，同峰值下芯片数减半、整机降至25MW，能效从52.1Gflops/W升至87Gflops/W，超越Grace+H100的70Gflops/W。

• Intel AVX+AMX：AVX-512自至强融核落地，2020年AMX矩阵单元问世，Sapphire Rapids将其标准化，极光超算全线采用，兼顾FP64科学计算与低精度张量。

• IBM Power MMA+Spyre：Power10/11、z16/z17最早量产通用处理器矩阵单元，内核置MMA，同时提供PCIe外接Spyre卡；独有原生十进制硬件，规避金融仿真舍入误差，偏AI推理。

• AMD EPYC具备集成潜力但未商用落地，是同构方案当下短板。

共同逻辑：张量/向量流水线不再是附加功能，而是CPU核心通路，实现“通用核+加速器级数值硬件”一体化。

图1 LineShine的Arm LX2处理器与SME和SVE引擎的示意图（图片来源于 Jack Dongarra 的《中国 LineShine 系统报告》） 

2. 内存层：统一地址空间消灭“内存墙”

  传统CPU+GPU异构的根本缺陷，是主存与显存物理隔离，张量/网格数据跨设备搬迁带来延迟、能耗与适配成本；即便NVLink、Grace-Blackwell大容量HBM，也无法根除多空间矛盾，大量算力耗在等待数据。

  纯CPU方案用单芯统一内存域：处理器直连封装HBM+片外DDR5，构建全局寻址池。LX2每芯集成32GB HBM（4TB/s）+最高256GB DDR5，向量/矩阵/OS调度/MPI/文件IO/稀疏求解全在同一域完成，不拆程序、不写迁移逻辑；既装得下科学仿真超大数据集，也扛得住长上下文推理海量激活，避开独立显容上限。

图2 FLOPs的增速已经超过了带宽（来源：Gholami等人的《AI与内存墙》） 

3. 精度层：全精度混跑，低精训练+高精求解

  GPU的传统优势是原生FP4/FP8/FP16，老CPU只优化FP32/FP64。矩阵增强CPU在流水线内置多精度转换电路，覆盖FP4/FP8(BF16)/FP16/FP32/FP64/INT8全规格：低精跑大规模矩阵，高精做误差累加与仿真求解。论文结论很直接——低精度矩阵并非GPU专属，CPU配矩阵单元即可同等调度。

图3 SCALE编译器致力于将CUDA与英伟达硬件解绑 

4. 互联层：同构集群通信更“轻”

  纯CPU超算靠片内控制器+专用高速网做千万核调度。富岳/京用富士通Tofu六维环网，LineShine配国产灵启网络（支持10万节点、200万端口）。同构集群无CPU-GPU、GPU-GPU多层协议栈，MPI规约、多尺度耦合、全局同步效率高于异构。

二、开发范式与TCO：为什么科研圈开始回头看CPU

  异构方案要求开发者拆程序——控制流/IO/自适应网格留CPU，稠密张量卸GPU，双地址空间、双线程模型、分支发散手工调，周期长、维护贵。HIPIFY/SYCLomatic/ZLUDA只能缓解移植，治不了底层复杂度。

  矩阵增强CPU单处理器编程模型：不区分host/device，原生适配不规则负载、动态控制流、稀疏矩阵、GNN、多物理场耦合——这些恰是GPU低效区。论文指出，粒子仿真、自适应网格等科学长尾任务本就吃CPU分支调度，叠加稠密矩阵单元后，一套代码跑完“仿真+同化+训练+UQ”全耦合流。

成本端：省去加速卡采购、跨设备传输能耗、CUDA生态授权与专用库运维；硬件选型不被单一厂锁定，C/C+++OpenMP+标准向量指令即可起步。

三、纯CPU体系的四处硬伤（论文不回避）

1. 前沿训练峰值密度仍落后：万亿参数全量预训练，CPU集群需数倍于H200/MI300的芯数，单位成本原始吞吐不及GPU，是纯CPU最核心短板。

2. 工艺与功耗封顶单芯算力：LX2在7nm下为控功耗牺牲主频；切3nm流片成本抵消部分能效收益。GPU工艺迭代二十年，单位功耗低精密度仍领先；且SME/AMX/MMA指令不统一，跨平台移植仍有摩擦。

3. AI软件栈未成熟：CUDA二十年攒出cuDNN/cuTENSOR/TensorRT全家桶；SVE/SME、AMX优化库仍碎片化，缺统一高度调优算子库，重度依赖CUDA算子的模型短期需重调。

4. 软硬件协同滞后：PyTorch/TF原生优先CUDA，SME/AMX深度优化版普及度低，编译器/自动微分/调度器适配刚起步。

四、对GPU格局的重塑：不是取代，是分层

论文并非否定GPU，而是重排算力市场：

• GPU守高端：万亿参数基模预训练、超大规模稠密张量，靠软件生态与低精密度继续主导，超算中心与头部实验室仍采异构集群。

• CPU吃中端：微调、长上下文推理、科学仿真、多物理场耦合、稀疏/GNN——纯CPU凭编程简、无传输损、TCO低持续侵蚀，TOP500纯CPU占比上行。

• 英伟达被迫妥协：Grace系ARM CPU未来会集成同源Tensor Core，推CUDA X统一栈，CPU-GPU指令互通。

• 采购多元化：机构按负载选同构/异构，硬件议价权下移。

  而CUDA的真正护城河——硬件-软件-开发者三角锁定——也正被侧面撬动。2018年成立的Spectral Compute推SCALE编译器（基于LLVM/Clang），洁净室实现NVCC替代：完整兼容PTX内联汇编，不改源码直编CUDA至AMD GPU/第三方加速器/ARM CPU，AMD平台上较HIPIFY快6倍；高校非营利免费、企业低授权，削弱“为避免重构而续购N卡”的溢价逻辑；已部署橡树岭Frontier，并补PyTorch/cuDNN等价接口。 硬件端（矩阵CPU减GPU采购）+软件端（SCALE解绑CUDA）形成双重松动。

小结

  LineShine登顶与三巨头论文的共同信号是：当CPU把矩阵单元、HBM、多精度、原生互联四项补齐，GPU不再是“必须”，而是“按负载选配”。前沿训练短期仍属GPU，但推理、中训、科学机器学习、仿真内嵌AI这一大片融合工作流，正把算力叙事从“谁GPU多”拉回“谁系统效率高”。