48GB容量+2TB/s带宽!SK海力士HBM4如何领跑下一代数据中心?

发布时间:2025-04-28 阅读量:1098 来源: 我爱方案网 作者:

【导读】在2025年台积电北美技术论坛上,SK海力士以突破性技术成果引发行业关注。其最新发布的16层堆叠HBM4内存方案,凭借48GB容量、2.0TB/s带宽及8.0Gbps I/O速度,刷新了高带宽内存的性能纪录。该产品底层逻辑芯片由台积电N5制程代工,采用先进的混合键合(Hybrid Bonding)与TSV(硅通孔)技术,计划于2025年下半年量产,预计年底前可集成至AI加速器等终端产品中。值得关注的是,这是业内首次公开的HBM4技术展示,相较于竞争对手三星仍在推进的12层HBM3E(1.2TB/s带宽),SK海力士在堆叠层数和带宽密度上实现了代际领先。


15.jpg


技术突破的核心在于Advanced MR-MUF(大规模回流模塑底部填充)工艺的优化。通过改进热传导材料和垂直互连结构,SK海力士成功将芯片间隙压缩至7微米以内,在JEDEC放宽HBM4厚度标准至775微米后,实现了16层堆叠的良率突破。该技术路径不仅解决了传统TC-NCF工艺的散热难题,还为未来24层堆叠方案奠定了基础。同时展示的16层HBM3E产品已进入英伟达GB300 "Blackwell Ultra"芯片供应链,其1.2TB/s带宽性能较前代提升30%,突显其在AI算力集群中的关键作用。


服务器内存模块领域同样展现创新实力,基于1c nm制程的RDIMM和MRDIMM产品实现12,500MB/s传输速度。其中MRDIMM系列支持12.8Gbps速率与256GB容量,采用3D堆叠技术优化信号完整性,可满足下一代数据中心对高密度、低延迟内存的需求。这一进展与台积电CoWoS先进封装技术的深度协同密不可分,双方合作开发的9.5倍光罩尺寸封装方案,支持单封装内集成12个HBM堆叠,为AI芯片的异构集成开辟新路径。


市场策略方面,SK海力士通过提前布局HBM4客户验证流程,计划在2025年Q3完成量产准备,目标直指英伟达"Grace Hopper"系列AI加速器。行业数据显示,其HBM市场占有率已突破70%,结合32Gb DRAM裸片和混合键合技术路线,有望在2026年推出的HBM4E产品中实现64GB容量与40%能效提升。这种技术迭代速度远超三星、美光等竞争对手,或将重塑全球存储产业竞争格局。


相关资讯
我们还需要GPU吗?从LineShine登顶看纯CPU超算的四层技术突围

在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下,国产LineShine(灵晟)纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500,印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日,Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》,系统拆解了无GPU同构超算的四层技术体系:处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。

从“回答问题”到“完成任务”:AI产业正在发生的五个结构性转向

回顾AI今年的发展轨迹,我们能察觉到一种质的变化:AI不再只是被展示、被调用的“展品”,而是拥有了更明确的“行动感”。从代码编写到机器人奔跑,从算力基建到未来接口,行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字,捕捉这一轮产业变革中的关键切片。

ROHM车载MOSFET新品:抑制二次击穿,SOA范围扩大5倍

全球知名半导体制造商ROHM近日宣布,面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”

斩获SAIL最高奖背后:DF1000如何破解国产算力“存不够、改不动”?

2026 WAIC落下帷幕,国内AI算力产业的共识正发生清晰转向:单点参数竞赛逐渐退潮,超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下,首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后,指向了一条不依赖先进制程与既有生态的突围之路。