Alphawave Semi 成功流片台积电2nm UCIe IP，推动小芯片互连技术革新

【导读】近日，加拿大半导体IP公司Alphawave Semi宣布，其基于台积电2nm（N2）工艺的UCIe IP子系统成功流片，并支持高达36G的Die-to-Die（D2D）数据传输速率。该IP与台积电的Chip-on-Wafer-on-Substrate（CoWoS）先进封装技术深度集成，为下一代小芯片（Chiplet）架构提供了更高的带宽密度和可扩展性。

此次流片标志着Alphawave Semi成为首批在2nm工艺上实现UCIe互连技术的企业之一，进一步推动了开放式小芯片生态系统的发展。该技术将为AI、高性能计算（HPC）以及超大规模数据中心提供更高效的芯片级互连解决方案，满足未来算力需求的增长。

Alphawave Semi定制芯片和IP高级副总裁Mohit Gupta表示：“我们很自豪能在2nm节点上率先实现UCIe IP的商业化落地。36G的D2D连接为AI和高基数网络应用奠定了基础，并为未来64G及更高速率的UCIe技术铺平了道路。”

该UCIe IP子系统不仅符合UCIe 2.0标准，还支持PCIe、CXL、AXI、CHI等多种协议，并具备超低功耗、低延迟、实时通道健康监测等先进特性。其带宽密度达到11.8 Tbps/mm，能够显著提升芯片间的数据传输效率。

台积电先进技术业务发展高级总监Lipen Yuan表示：“此次合作体现了台积电与Alphawave Semi在推动高性能计算创新方面的共同愿景。通过结合台积电的先进制程和封装技术，我们能够加速AI和云计算基础设施的发展。”

Alphawave Semi正积极与行业伙伴合作，推动基于UCIe的开放小芯片互连生态，并计划在未来推出支持64G UCIe的下一代解决方案，以应对AI和HPC市场的快速增长需求。