三星突破10nm以下DRAM内存技术瓶颈

三星及其先进技术研究院于12月16日周二在IEEE会议上发布了一项突破性技术，宣布成功制造出尺寸小于10纳米的DRAM芯片。该技术采用"单元-外围电路"（Cell-on-Peri，简称CoP）的创新架构，将存储单元直接集成在外围电路之上，这一设计显著提升了芯片的集成度和性能表现。

这与目前将周界晶体管放置在存储单元下方的方式不同，周界晶体管在高温过程中很容易受到损坏，导致性能下降。三星将其技术命名为“用于10nm以下CoP垂直通道DRAM晶体管的高晶体管非晶晶体管晶体管”。

这家韩国科技联盟决定，他们采用了一款基于非晶晶体管氧化物（InGaO）的晶体管，该晶体管可以承受高达550℃的高温，从而防止性能下降。三星补充说，该垂直沟道晶体管的沟道长度为100nm，可以与单片CoP DRAM架构集成。

该公司指出，在测试过程中，漏极电流的劣化程度极小，晶体管在老化测试中也表现良好。

消息人士称，该技术目前仍处于研究阶段，未来将评估10nm以下的0a和0b类DRAM产品中。

结语

三星此次发布的CoP架构DRAM技术标志着存储器制造工艺的重大突破。通过采用耐高温的非晶晶体管氧化物材料，三星成功解决了传统周界晶体管在高温工艺中易受损的技术难题，为10纳米以下DRAM的量产铺平了道路。