发布时间：2025-12-18 阅读量：990 来源: 发布人: suii
三星及其先进技术研究院于12月16日周二在IEEE会议上发布了一项突破性技术，宣布成功制造出尺寸小于10纳米的DRAM芯片。该技术采用"单元-外围电路"（Cell-on-Peri，简称CoP）的创新架构，将存储单元直接集成在外围电路之上，这一设计显著提升了芯片的集成度和性能表现。
这与目前将周界晶体管放置在存储单元下方的方式不同，周界晶体管在高温过程中很容易受到损坏，导致性能下降。三星将其技术命名为“用于10nm以下CoP垂直通道DRAM晶体管的高晶体管非晶晶体管晶体管”。
这家韩国科技联盟决定，他们采用了一款基于非晶晶体管氧化物（InGaO）的晶体管，该晶体管可以承受高达550℃的高温，从而防止性能下降。三星补充说，该垂直沟道晶体管的沟道长度为100nm，可以与单片CoP DRAM架构集成。
该公司指出，在测试过程中，漏极电流的劣化程度极小，晶体管在老化测试中也表现良好。
消息人士称，该技术目前仍处于研究阶段，未来将评估10nm以下的0a和0b类DRAM产品中。
结语
三星此次发布的CoP架构DRAM技术标志着存储器制造工艺的重大突破。通过采用耐高温的非晶晶体管氧化物材料，三星成功解决了传统周界晶体管在高温工艺中易受损的技术难题，为10纳米以下DRAM的量产铺平了道路。
在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下，国产LineShine（灵晟）纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500，印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日，Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》，系统拆解了无GPU同构超算的四层技术体系：处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。
回顾AI今年的发展轨迹，我们能察觉到一种质的变化：AI不再只是被展示、被调用的“展品”，而是拥有了更明确的“行动感”。从代码编写到机器人奔跑，从算力基建到未来接口，行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字，捕捉这一轮产业变革中的关键切片。
展会大数据公布！2027.7.7-9，上海见。
全球知名半导体制造商ROHM近日宣布，面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”
2026 WAIC落下帷幕，国内AI算力产业的共识正发生清晰转向：单点参数竞赛逐渐退潮，超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下，首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后，指向了一条不依赖先进制程与既有生态的突围之路。
