发布时间：2026-05-13 阅读量：1013 来源: 发布人: bebop
随着人工智能与大数据的爆发式增长，传统服务器架构的内存瓶颈日益凸显。近日，存储巨头三星电子传来重磅消息：其将于第三季度开始向主要服务器和数据中心厂商提供支持下一代CXL 3.1标准的内存模块（CMM-D）样品。样品计划交付给这些厂商，待获得客户厂商的质量认证后，将启动量产准备工作，包括最终确定生产规模和第四季度的生产计划。
资料显示，CXL（Compute Express Link）是基于PCI Express（PCIe）构建的高速互连技术，它的核心价值在于打破了CPU、内存与GPU之间的数据传输壁垒。三星此次推出的CMM-D 3.1模块，并非简单的参数迭代，而是底层架构的全面升级。
相较于上一代CXL 2.0产品，CXL 3.1 CMM-D实现了性能的翻倍式跨越。其单通道带宽飙升至72GB/s，依托于最新的PCIe 6.0接口，彻底释放了数据吞吐潜力；在容量方面，单模块最大容量直接提升至1TB，完美契合了当下AI大模型训练对海量内存的渴求。
按照既定规划，三星将在2026年第三季度向核心客户交付样品。在通过严苛的质量认证后，第四季度将正式敲定生产规模并启动量产。这不仅将巩固三星在高端内存市场的护城河，也将带动CXL控制器、IP设计等相关产业链的协同发展，推动整个数据中心生态向更高效、更灵活的方向演进。
在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下，国产LineShine（灵晟）纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500，印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日，Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》，系统拆解了无GPU同构超算的四层技术体系：处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。
回顾AI今年的发展轨迹，我们能察觉到一种质的变化：AI不再只是被展示、被调用的“展品”，而是拥有了更明确的“行动感”。从代码编写到机器人奔跑，从算力基建到未来接口，行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字，捕捉这一轮产业变革中的关键切片。
展会大数据公布！2027.7.7-9，上海见。
全球知名半导体制造商ROHM近日宣布，面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”
2026 WAIC落下帷幕，国内AI算力产业的共识正发生清晰转向：单点参数竞赛逐渐退潮，超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下，首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后，指向了一条不依赖先进制程与既有生态的突围之路。
