发布时间：2026-05-22 阅读量：3003 来源: 发布人: suii
AMD于5月21日正式宣布，代号“Venice”的下一代EPYC数据中心处理器已率先采用台积电2nm（N2）制程技术投入量产，成为全球高性能计算（HPC）领域首款量产的2nm芯片，同时公司计划将这一先进制程延伸至后续新品“Verano”。
AMD 执行长苏姿丰表示，“在台积电2nm制程上推进Venice 的量产，是加速下一代AI 基础设施发展重要一步。随着AI 与代理式工作负载快速扩张，客户需要能更快从创新走向量产的平台。我们与台积电的深度合作，协助AMD 以符合当前需求的速度与规模，把领先的运算技术推向市场。”
公司同时计划将台积电2nm制程延伸至第6 代EPYC 处理器Verano，打造业界领先效能表现。 Verano 专为支援云端与AI 运算而设计，预计将在AMD EPYC 平台基础上导入先进的存储创新技术，以提供在日益受功耗限制的工作负载与应用中所需的CPU 效能与能效表现。
Venice的正式量产，叠加未来向台积电亚利桑那州晶圆厂的产能延伸，标志着AMD正通过深化地缘制造多元化布局，持续巩固其在先进制程领域的供应链韧性。
在英伟达GPU与CUDA生态长期主导AI训练与科学仿真的背景下，国产LineShine（灵晟）纯CPU超算以2.198 EFlops持续双精度性能登顶TOP500，印证了“矩阵增强型CPU”正在重构HPC底层硬件标准。 近日，Jack Dongarra、Satoshi Matsuoka、Torsten Hoefler三位HPC权威联合发表《Do We Still Need GPUs? Rethinking AI and Scientific Computing on Matrix-Enhanced CPUs》，系统拆解了无GPU同构超算的四层技术体系：处理器指令集硬件加速、统一HBM高带宽内存架构、全精度混合运算单元、原生高速互联网络。
回顾AI今年的发展轨迹，我们能察觉到一种质的变化：AI不再只是被展示、被调用的“展品”，而是拥有了更明确的“行动感”。从代码编写到机器人奔跑，从算力基建到未来接口，行业正集体从“回答问题”走向“完成任务”。 我们试图透过五个数字，捕捉这一轮产业变革中的关键切片。
展会大数据公布！2027.7.7-9，上海见。
全球知名半导体制造商ROHM近日宣布，面向车载安全功能和保护电路开发出100V耐压MOSFET新品“RS4P063BPHZG”
2026 WAIC落下帷幕，国内AI算力产业的共识正发生清晰转向：单点参数竞赛逐渐退潮，超节点集群、全产业链自主可控与底层架构原始创新成为核心主线。在此背景下，首次参展的东方算芯凭借“高能效软件定义近存计算芯片DF1000”斩获大会最高荣誉SAIL奖。这座奖杯背后，指向了一条不依赖先进制程与既有生态的突围之路。
