发布时间：2026-08-5 阅读量：37 来源: IT之家 发布人: bebop
科技媒体 biggo 昨日（8 月 4 日）发布博文，报道称台积电为了缓解 CoWoS 封装产能压力，计划把部分封装步骤外包给日月光等供应商，从而提高 AI 芯片产能。
CoWoS 全称为 Chip-on-Wafer-on-Substrate，是台积电的一种先进封装技术，将处理器与高带宽内存整合在同一个中间层上，再连接到基板。该技术能有效提升 AI 芯片的数据传输带宽与运算效率，是当前制造高性能 AI 加速器的关键环节。
消息称台积电为了缓解 AI 芯片制造瓶颈，计划扩大 CoWoS 封装工艺中的 CoW（Chip-on-Wafer，芯片封装）外包规模，委托日月光等半导体封装测试（OSAT）完成相关工序。
报道指出台积电估计占据全球 AI 芯片制造市场约 90% 的份额，仅靠内部产能已无法满足激增的市场需求，因此为了应对英伟达、AMD 和博通等公司持续飙升的 AI 加速器需求，台积电正在积极扩展外包规模。
为承接新增订单，各大 OSAT 公司正订购设备建设新产线，并据称与韩国材料、零部件和设备供应商洽谈采购事宜。
在扩大封装外包的同时，台积电正加速提升先进制程产能。据《经济日报》报道，受客户需求驱动，台积电 2nm 制程目标在 2026 年底达到月产 100,000 片晶圆，当前月产能为 20,000 片。
3nm 制程预计提前至 2026 年第四季度前达到月产 180,000 片晶圆。2nm 工艺已贡献台积电 2026 年第三季度营收的 3%，且流片数量达到同阶段 3nm 工艺的 4 倍。
英特尔正通过研发代号“超大型外形尺寸封装”（HLFF）的前沿技术，试图打破传统光刻掩膜的物理边界，将处理器封装尺寸推至 240 毫米 × 240 毫米的惊人规模。这一相当于标准光刻掩膜 24 倍的庞大封装平台，旨在为未来的 AI 加速器与高性能计算设备提供一个能够集成海量专用芯粒与高带宽内存的超级底座。尽管该技术尚未推出成熟的商用产品，但英特尔已在新墨西哥州的先进封装工厂完成了多轮关键验证，证实通过全新的材料、组装工艺及供电散热架构，制造这种超大规模芯片封装的核心技术瓶颈均可被逐一攻克。
2026 年秋季，随着推理正式超越训练成为人工智能最核心的负载，AI 产业正迎来一场由底层硬件驱动的深刻变革。行业共识逐渐清晰：想要突破推理性能的瓶颈，仅靠堆叠高性能芯片已难以为继，必须依托全新架构与内存方案进行系统性创新。在这一背景下，从 OpenAI、英特尔等巨头纷纷推出专属推理芯片，到边缘 AI 市场的加速洗牌，一场围绕算力效率与成本重构的硬件竞赛已全面打响。
2026 年 8 月 4 日，威世科技（Vishay）宣布推出专为红外遥控应用打造的全新 TSOP15300 系列接收器模块。该系列器件打破了传统接收器仅调谐单一中心频率的局限，支持 30 kHz 至 68 kHz 的宽调制频率范围，能够全面接收并解调市场上的主流遥控代码。这一创新设计不仅构成了单组件通用型遥控解决方案，还有效减少了元件数量，从而帮助工程师降低系统成本并节省宝贵的电路板空间。
2026 年 8 月 4 日，Bourns 宣布推出全新 FLP 系列 LTCC（低温共烧陶瓷）低通滤波器，共包含九款型号，专为新一代无线通信设计打造。该系列采用先进的 LTCC 多层陶瓷结构技术，将多个被动组件高度整合于小型单体中，不仅支持 DC 至 3800 MHz 的宽频范围，还能在 -40°C 至 +85°C 的严苛温度下稳定运作，有效协助工程师在缩小 PCB 面积的同时突破尺寸限制，实现更高效、精简的射频电路设计。
德国康佳特 (congatec) 近日推出了搭载 AMD 锐龙™ AI 嵌入式 X100 系列处理器的全新 COM-HPC Client Size C 模块——conga-HPC/cRX1，为计算密集型的物理 AI 应用带来了即用型解决方案。这款 aReady.COM 模块将 16 核“Zen 5”CPU、Radeon RDNA 3.5 GPU 及专属 NPU 集成于单一芯片，凭借高达 59 TOPS 的 AI 推理性能，为机器人、自动驾驶等边缘应用树立了新的性能标杆，并使其在多数场景下无需再配备独立的 AI 加速卡。
