EUV不再是巨头专属：二线存储厂商入局，DRAM产业进入全民EUV时代

曾几何时，EUV光刻机是台积电、三星、英特尔、SK海力士和美光五家巨头才用得起的"专属武器"——单台设备售价逾亿美元，折旧压力让绝大多数厂商望而却步。但2026年的DRAM产业正在改写这条规则：随着AI驱动存储需求爆发、Low-NA EUV产线成熟度突破90%，EUV正从"可选项"蜕变为整个DRAM行业迈向下一代制程的必经之路。这一转折的最直接信号，是二线存储厂商开始将EUV正式列入采购蓝图——中国台湾DRAM产业接连投下两颗重磅炸弹，标志着EUV的"客户边界"正在向更广阔的市场扩张。

中国台湾DRAM产业接连投下两颗重磅炸弹。8月5日，南亚科宣布将2026年资本支出由520亿元新台币上调至697亿元，调幅达34%，并批准2026年至2029年5A新厂资本支出上限为3466亿元新台币，成为南亚科历史上规模最大的单一投资计划。次日，华邦电正式启动高雄第二座12英寸晶圆厂P2建设计划，预计2027年1月动工，2029年第四季度量产。

两家二线存储厂商不约而同地将EUV光刻机纳入扩产蓝图 —— 南亚科5A新厂将导入EUV作为下一代DRAM制程的核心生产基地；华邦电则规划第二阶段正式导入EUV，向12纳米级DRAM推进。

物理极限下的必由之路：DRAM为何离不开EUV？

DRAM的持续缩放正面临多重挑战：图形化方面，如何制造出密度越来越高的图案成为核心难题；电容器方面，结构正往柱状形演变，需要对极高深宽比结构进行图形化处理；电阻与电容方面，需要改善位线和字线的电气特性以提升访问速度；外围晶体管方面，栅极技术正从多晶硅栅演进为高K金属栅（HKMG）。

其中最核心的瓶颈在于物理极限。DRAM的核心是1T1C（一个晶体管+一个电容）存储单元，电容器的深宽比已突破80:1，相当于一根铅笔粗的管子，要挖到8层楼高。在这样的尺度下，传统ArF浸没式光刻（DUV）已经无法精确定义结构。

DUV时代的解决方案是多重曝光，DRAM厂通过SAQP（自对准四重曝光）甚至更多次曝光来实现精细图案 —— 但每多一次曝光，叠对误差就多叠加一层。到了1β节点，字线间距缩小到16-18nm，位线间距缩小到14-16nm，叠对精度要求降到1.5nm以下，而DUV多重曝光的叠对误差已经逼近2nm。继续用DUV硬撑，良率会崩到不可量产的水平。

这就是为什么先进DRAM工艺必须依赖EUV。EUV的13.5nm波长比DUV的193nm波长精细一个量级，能够在单次曝光中实现更精细的图案定义，从根本上避免了多重曝光带来的误差累积。

从路线图看，DUV多重曝光已经接近极限，EUV（0.33NA）支撑当前先进节点，High-NA EUV（0.55NA）则是继续缩小尺寸的关键。DRAM行业在1α节点之后正式进入EUV光刻时代，到1β和1γ，EUV已经不是可选项，而是存亡线。

三巨头分化：EUV渗透率的不同路径

在全球DRAM市场，三星、SK海力士和美光三大巨头虽然都已导入EUV，但技术路线上形成了差异化的选择。

三星是最早拥抱EUV的DRAM厂商。2020年起就采用EUV制程生产DRAM，其第六代1c 10nm级DRAM使用了超过五个EUV光刻层。三星已先后完成两台High-NA EUV设备的安装，总投资额突破1万亿韩元（约合7.7亿美元）。三星在制程推进上最为激进，曾考虑在1c DRAM上使用多达8到9层EUV光刻。

SK海力士于2021年开始在1a纳米级DRAM量产中导入EUV，此后不断扩大使用范围。2025年，SK海力士在韩国M16晶圆厂安装High-NA EUV设备，将新一代EUV技术提前引入DRAM研发。更引人注目的是，SK海力士宣布将在2027年底前向ASML采购价值近80亿美元的EUV光刻机，几乎等于ASML一个季度的全部营收。

美光则是三大厂商中较晚正式导入EUV的一家，在1γ（1-gamma）DRAM节点首次大规模采用EUV，但从2025年开始在中国台湾和日本推进量产。值得注意的是，美光送样的1γ DDR5内存芯片仅用了一层EUV光刻。美光表示EUV技术未完全稳定，仅必要时使用，希望通过减少EUV依赖来加速量产并降低成本。这种谨慎策略短期内可节省成本，但长期可能面临技术瓶颈。

从代际演进来看，各代DRAM制程的升级路径清晰可辨：1α制程是DDR5的技术基石，在不高度依赖EUV的前提下位密度提升约40%；1β制程聚焦于提升DDR5传输速率、优化散热和适配AI服务器需求；1γ制程则是美光首次规模化采用EUV的里程碑式节点，位密度较1β提升超30%，功耗降低约20%，DDR5传输速率最高可达9200MT/s。

在市场份额方面，2026年第二季度三星电子以39%重回全球DRAM市场榜首，SK海力士和美光紧随其后分别为26%和25%，三大巨头占超90%的份额。

长鑫存储的"换道超车"：混合键合架构摆脱EUV依赖

在全球DRAM三巨头加速EUV布局的同时，中国DRAM龙头长鑫存储走出了一条截然不同的技术路线。

长期以来，长鑫存储无法获得EUV设备，主要依靠ArF浸没式DUV和多重图形化完成制造。TechInsights拆解实测显示，长鑫G5代DDR5特征尺寸（F）为16.0nm，全程没有使用EUV。这说明在15-16nm区间，DUV仍然可行。但继续向更先进节点推进时，DUV多重图形化的工序会越来越复杂，每增加一次曝光都会增加设备时间、材料消耗和缺陷风险。

真正的突破来自架构创新而非设备升级。2026年7月，韩媒披露长鑫存储成功落地晶圆混合键合（Hybrid Bonding）DRAM技术。这项技术的核心思路是将DRAM拆成两层独立晶圆分别制造：一层专注高密度存储单元阵列，一层专注外围控制与逻辑电路 —— 各自用成熟DUV设备完成生产，再通过晶圆对晶圆（W2W）混合键合实现纳米级无间隙贴合。

这一技术路线带来了三项结构性优势：

i. 彻底摆脱EUV依赖，EUV设备受出口管制无法获取，而混合键合技术不依赖EUV。无需最尖端光刻设备，现有国内成熟产线即可迭代下一代高密度DRAM。

ii. 键合结构大幅缩短信号走线距离，降低寄生电阻与信号干扰，读写延迟更低、漏电更少，性能与能效双提升。有分析指出，记忆体芯片的升级逻辑已从纯粹的“材料化学与微影微缩”，转变为“物理微观结构与先进键合封装”的深度协同。

iii. 不受单片光刻极限约束，密度突破制程上限。通过架构堆叠直接提升集成度，用成熟设备实现等效先进节点的存储密度。

三星和SK海力士虽然也在预研键合技术，但整体进度保守，依旧优先押注EUV微缩路线。韩媒对此反应强烈，认为长鑫有望在部分技术路线上领先三星与SK海力士。当然，从技术验证到稳定大规模商用仍需突破良率、一致性和生态认证等多道关卡，但有一点已毋庸置疑：EUV不再是国产高端存储的“生死门槛”。

技术路线分叉与设备格局重塑

站在2026年这个节点，DRAM产业正面临两条技术路线的博弈：一条是传统的EUV微缩路线，由三星、SK海力士、美光主导；另一条是以长鑫存储为代表的混合键合架构路线，试图通过“分层制造、精准拼合”绕开EUV封锁。从技术发展方向看，几个趋势已经明朗：

· EUV的客户边界正在扩张。Low-NA EUV已经历近10年的量产洗礼，光源功率、掩模保护膜寿命、产线可利用率均已达到90%-95%以上的商业化成熟度。ASML计划2026年交付约65台Low-NA EUV，2027年进一步提升产能约30%。随着顶级逻辑厂向High-NA EUV迈进，Low-NA EUV实际上已退居为"次顶配"的标准基础设施。对于DRAM厂和二线晶圆厂而言，技术风险已被前人踩平，买来就能直接投入生产。

· AI繁荣改变了EUV的经济性边界。三星、SK海力士、美光将大量通用DRAM产能转移去生产HBM，导致传统/利基型DRAM市场供给吃紧、价格上扬。更高的产品毛利率加上长期确定的产能利用率，让南亚科、华邦电这样的二线厂商拥有了跨过EUV“金融门槛”的能力。过去二线厂不敢买EUV，是因为利基型DRAM价格波动剧烈、利润微薄，难以摊薄一台上亿美元设备的巨额折旧；而AI时代改变了这套投资逻辑。

· 混合键合技术正在成为DRAM产业的重要变量。从VLSI 2026发表的技术可以看出，记忆体芯片的升级逻辑已从纯制程微缩转向"物理微观结构与先进键合封装"的深度协同。混合键合技术无需凸点即可直接连接相邻DRAM芯片的铜互连线。长鑫存储的实践表明，这条技术路线不仅可行，而且可能比传统EUV路线更具成本优势和时间优势。

· 制造设备的需求结构正在发生根本性变化。ASML 2026年第二季度财报显示，下游存储收入同比激增85.4%，AI需求推动先进逻辑及DRAM客户加快扩产，两类光刻机同时告急：DRAM厂商抢EUV，NAND厂商囤DUV。ASML计划2026年交付约130台浸没式DUV，2027年两类产能均增加约30%。这场设备争夺战的本质，是存储芯片的"超级扩张期"才刚刚开始。

因此，DRAM产业的竞争格局将取决于两条技术路线的相对速度：EUV微缩路线能否持续突破物理极限，混合键合路线能否在大规模量产中证明其良率与成本优势。但无论哪条路线胜出，一个事实已经清晰 —— DRAM的技术演进已从「制程数字的比拼」升级为「封装、材料与系统集成的综合实力较量」。而EUV，正从五大巨头的专属武器，变成整个DRAM行业的基础生产工具。